• Current Optics and Photonics
• /
• 제2권5호
• /
• pp.400-406
• /
• 2018

The Semiconductor Optical Amplifier (SOA)-based Mach-Zehnder interferometer is a major contributor in all-optical digital processing and optical computation. Optical tree architecture provides one of the new, alternative schemes for integrated all-optical arithmetic and logical operations. In this paper, we propose an all-optical 3-bit integrated parity generator and checker using SOA-MZI-based optical tree architecture. The proposed scheme, able to process input signals at a desired operating wavelength, has been characterized using RZ-modulated signals at 10 Gbps. The maximum extinction ratios achieved at the output of the parity generator and checker are 10 dB and 8 dB respectively.

• 한국통신학회논문지
• /
• 제34권6C호
• /
• pp.619-625
• /
• 2009

이 논문은 ITU-T Recommendation J.83 Annex B에서 패킷 동기화와 에러 검출을 위해 사용된 패리티 체크섬 생성기의 병렬 구조를 제안한다. 제안된 병렬 처리 구조는 기존의 직렬 처리 구조에서 일어나는 병목현상을 제거하여 패리티 체크섬을 생성하는데 필요한 처리 시간을 상당히 줄여준다. 실험 결과는 제안된 병렬 처리 구조가 16%의 면적증가로 처리 속도를 83.1%나 줄일 수 있다는 것을 보여준다.

• 대한전기학회논문지:전력기술부문A
• /
• 제48권1호
• /
• pp.52-60
• /
• 1999

This paper deals with a fault detection and isolation scheme for a DC motor driven centrifugal pump system. The emphasis is placed on the design and implementation of the residual generatorm, based on parity relation, that provides decision logic unit with residuals that will be further processed to detect and isolate three important faults in the system;brush fault, impeller fault, and the speed sensor fault. Two process faults are modelled as multiplicative type faults, while the sensor fault as an additive one. With multiplicative fault, the implementation of the residual generator needs the time varying transformation matrix that must be computed on-line. Typical implementation methods lack in generality because only a numerical approximation around the assumed fault levels is employed. In this paper, a new implementation method using well tranined neural network is proposed to improve the generality of the residual generator. Application results show that the fault detection and isolation scheme with the proposed residual generator effectively isolates three major faults in the centrifugal pump system even with a wide range of fault magnitude.

• 전자공학회논문지SC
• /
• 제38권2호
• /
• pp.50-55
• /
• 2001

저 전력을 소모하는 새로운 방식의 논리회로를 설계하여 이의 성능실험을 위해 패리티체커를 구성하여 시뮬레이션 하였다. 기존의 저전력 소모용으로 설계된 논리회로(CPL, DPL, CCPL 등)들은 패스 트랜지스터를 통과하면서 약해진 신호를 풀 스윙 시키기 위해서 인버터를 사용하는데, 이 인버터가 전력소모의 주원인이 되고 있음이 본 논문에서 시뮬레이션 결과 밝혀졌다. 따라서 본 본문에서는 인버터를 사용하지 않고 신호를 풀스윙 시킬 수 있는 회로를 고안하였다. 기존의 CCPL게이트로 구성한 패리티체커에 비해 본 논문에서 제안한 게이트로 구성된 것이 33%의 전력을 적게 소모하는 것으로 시뮬레이션 결과 나타났다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 1997년도 한국자동제어학술회의논문집; 한국전력공사 서울연수원; 17-18 Oct. 1997
• /
• pp.1440-1443
• /
• 1997

The optimal residual generator based on parity relation approach for the fault detection and isolation of a arge diesel engine actuator position servo system is presented. The closed-loop residual generator is designed to have robustness against modeling errors and noise. Main purpose of the fault detection and isolation system in the process is to detect and isolate two important faults, i.e., actuatro fault and fault of speed sensor, that, if not detected and compensated, degrade the overall control system performance. Simulation results are give to show the practical applicability of the fault detecrtion and isloation scherme.

• 한국정보보호학회:학술대회논문집
• /
• 한국정보보호학회 1991년도 학술발표논문집
• /
• pp.40-48
• /
• 1991

McEliece 공개키 암호체계에 대한 새로운 암호해독적 공격이 제시되어진다. 기존의 암호해독 algorithm이 exponential-time의 complexity를 가지는 반면, 본고에서 제시되어지는 algorithm은 polynomial-time의 complexity를 가진다. 모든 linear codes에는 systematic generator matrix가 존재한다는 사실이 본 연구의 동기가 된다. Public generator matrix로부터, 암호해독에 사용되어질 수 있는 새로운 trapdoor generator matrix가 Gauss-Jordan Elimination의 역할을 하는 일련의 transformation matrix multiplication을 통해 도출되어진다. 제시되어지는 algorithm의 계산상의 complexity는 주로 systematic trapdoor generator matrix를 도출하기 위해 사용되는 binary matrix multiplication에 기인한다. Systematic generator matrix로부터 쉽게 도출되어지는 parity-check matrix를 통해서 인위적 오류의 수정을 위한 Decoding이 이루어진다.

• 대한수학회보
• /
• 제57권2호
• /
• pp.459-479
• /
• 2020

In the last two decades, codes over noncommutative rings have been one of the main trends in coding theory. Due to the fact that noncommutativity brings many challenging problems in its nature, still there are many open problems to be addressed. In 2015, generator polynomial matrices and parity-check polynomial matrices of generalized quasi-cyclic (GQC) codes were investigated by Matsui. We extended these results to the noncommutative case. Exploring the dual structures of skew constacyclic codes, we present a direct way of obtaining parity-check polynomials of skew multi-twisted codes in terms of their generators. Further, we lay out the algebraic structures of skew multipolycyclic codes and their duals and we give some examples to illustrate the theorems.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1998년도 하계학술대회 논문집 B
• /
• pp.819-821
• /
• 1998

This paper deals with a method or a residual generation for fault isolation in a centrifugal pump with a water circulation system, driven by a speed controlled dc motor. It is based on parity relations derived from the moving-average model of the system and is used to identify sensor faults and two possible brush and impeller faults, where the former is dealt with additive faults, while the latter characterized as discrepancies between the nominal and actual plant parameters of the system is modelled by multiplicative faults. We will represent the propagation of this uncertainty to the model matrices by the approximate handling of partial derivatives of polynomials. With multiplicative faults, the transformation matrix implemented in the residual generator are calculated on-line. The simulation studies demonstrate that small changes of the system can be detected and diagnosed by using the method.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 하계종합학술대회 논문집
• /
• pp.1033-1036
• /
• 1999

This paper proposes an efficient fault diagnosis for digital circuits using multilayer neural networks. The efficient learning algorithm is also proposed for the multilayer neural network, which is combined the steepest descent for high-speed optimization and the dynamic tunneling for global optimization. The fault-diagnosis system using the multilayer neural network of the proposed algorithm has been applied to the parity generator circuit. The simulation results shows that the proposed system is higher convergence speed and rate, in comparision with system using the backpropagation algorithm based on the gradient descent.

• 전자공학회논문지
• /
• 제53권12호
• /
• pp.42-49
• /
• 2016

논문은 저면적 비트-직렬 두 최소값 생성기를 제안한다. Min-sum 복호 알고리즘을 적용한 LDPC 복호기에서 두 최소값 생성기가 가장 큰 하드웨어 복잡도를 가지기 때문에, 두 최소값 생성기의 저면적 구현이 매우 중요하다. 하드웨어 면적을 줄이기 위해 비트-직렬 방식의 LDPC 복호기가 제안되었다. 하지만 기존의 비트-직렬 방식의 생성기는 하나의 최소값만 찾을 수 있어 BER 성능이 감소되었다. 제안하는 생성기는 두 최소값을 모두 찾을 수 있어 BER 성능열화를 극복하고 저면적의 LDPC 복호기 구현이 가능하다. 또한 기존의 두 최소값 생성기들과 비교하여 면적-시간 복잡도에서 가장 좋은 성능을 보인다.