• 정보교육학회논문지
• /
• 제18권3호
• /
• pp.371-380
• /
• 2014

초등 정보 영재 교육을 위한 교육과정은 매우 부족하다. 일반적으로 영재교육 과정 개발에 병행교육과정이 많이 적용되고 있다. 따라서 정보영재아들을 위한 병행교육과정 모델을 적용하는 것이 필요하다. 대표적인 사례로 암호화 교육 프로그램에 적용하였다. 병행 교육과정 모델에는 4개의 교육과정이 각각 또는 결합되어 사용될 수 있고 일부만 사용될 수도 있다. 본 연구에서는 병행 교육과정 모델의 장점을 최대한 반영하기 위하여 네 교육과정을 차례대로 모두 사용하였다. 본 교육 프로그램을 초등 정보영재학생 19명을 대상으로 4차시 수업에 적용하였다. 수업 중 학습자들의 활동 관찰 및 기록, 학습자들 대상의 설문 조사, 과제물 분석의 방법을 사용하였다. 그 결과, 본 연구에서 개발된 교육 프로그램은 초등 정보영재학생들의 수준에 적절하였으며 과제 집착력, 문제 해결력, 창의성 등의 영재성 향상에 도움이 된 것으로 나타났다. 또한 수업 후 암호화 주제에 관심을 갖게 된 학습자가 많았다.

• 소음진동
• /
• 제5권3호
• /
• pp.337-344
• /
• 1995

A BEM program is developed for the performance analysis of axisymmetric mufflers. In the program the sub-region method is used to deal with singularity or inner boundary. The program is applied to typical axisymmjetric mufflers such as simple expansion, extended tube, perforated tube and absorptive expansion sufflers. The transmission losses of the mufflers are calculated by the program and compared with experiments. It is found that the prediction is in a good agreement with measurement, except for the absorptive muffler with parallel lining.

• 한국정보통신학회논문지
• /
• 제10권12호
• /
• pp.2132-2139
• /
• 2006

내포 병렬성을 포함하는 병렬 프로그램은 복잡한 수행 양상을 가지며, 태스크들은 병행적으로 수행되는 경향이 있다. 이러한 병행성은 대부분의 오류을 유발하는 근본적인 원인이 된다. 본 논문은 병렬 프로그램 수행양상을 영상화하여 두 태스크간의 병행성을 판별할 수 있는 새로운 방법을 제안한다. 기존의 방법들은 전역적인 구조를 보이는데 제약이 있고 과다한 추상화로 인하여 수행양상의 직관성을 저해하는 경향이 있다. 본 논문에서 제안한 기법은 영상 가시화에 적합한 레이블링 기법을 제안하고, 제안한 레이블링 기법을 적용하여 산출된 각 태스크의 레이블정보를 2차원 평면상에서 분할된 영역으로 표현한다. 이를 토대로 각 태스크의 순서화 관계를 식별할 수 있는 독립된 영상을 생성한다. 결과로 생성된 영상은 관련 태스크의 의미론적 분석을 간소화하고 전체 프로그램의 전역적 수행 구조의 개요를 사용자에게 효과적으로 제공한다.

• 실천공학교육논문지
• /
• 제11권1호
• /
• pp.51-59
• /
• 2019

대학연계형 일학습병행제를 운영하는 계약학과 입장에서 NCS기반자격과 과정평가형 자격 모두를 수용할 수 있는 교과 편성이 가능한가에 대한 연구로 두 자격 간 주요내용과 차이점을 비교 분석한다. 기계설계 직무중에서 과정평가형 자격으로 공고된 기계설계기사 사례 분석을 통하여 양측 자격의 편성 기준에 부합하는 교과과정을 개발하였고 향후 운영상의 문제점을 예측하고 극복방안을 제시한다. 또한 일학습병행제와 과정평가형을 연계하여 운영하는 전문 교육기관으로 공급자 중심의 교육훈련과 수요자 중심 기술 자격의 격차를 최소화하고 학습근로자의 학업 성과를 극대화 하기 위한 현장주도 교육과정 편성이 용이하도록 몇가지 방안을 제안한다.

• 한국정보과학회논문지:시스템및이론
• /
• 제31권8호
• /
• pp.421-431
• /
• 2004

본 논문은 병렬 프로그램을 실행할 때 계산량이 작은 병렬 루프를 병렬로 실행하는 경우에 생기는 프로그램의 성능 저하를 피하기 위하여, 컴파일 시나 실행 시에 성능 예측 모델을 이용하여 병렬 루프의 성능을 예측한 다음 적응형 실행 기법을 이용하여 병렬 프로그램을 실행하는 방법을 소개한다. 성능예측 알고리즘과 적응형 실행 알고리즘은 컴파일러 전처리기에 구현이 되었으며, 이 전처리기는 병렬 루프가 실행되는 방식을 컴파일 시나 실행 시에 결정하는 코드를 원래의 병렬 프로그램에 삽입한다. Fortran77로 씌어진 다섯 개의 대표적인 과학 수치계산 병렬 벤치마크 프로그램을 32개의 프로세서로 구성된 분산 공유 메모리 병렬 컴퓨터(SGI Origin2000)에 실행하여 본 논문에서 제안한 방법의 성능 평가를 하였을 때, 제안한 기법을 적응한 경우가 32, 16, 8, 및 4개의 프로세서에서 원래의 병렬 프로그램 보다 각각 26%, 20%, 16%, 및 10% 빨리 실행되었다. 이중 한 프로그램은 원래 병렬 프로그램 보다 32개 프로세서에서 두 배 이상 빠르게 실행되었다.

• International Journal of Fuzzy Logic and Intelligent Systems
• /
• 제4권1호
• /
• pp.50-55
• /
• 2004

We propose an intgrated Gill environment system having only integer fuzzy operations in the consequent part and the defuzzification stage. In this paper, we also propose an integrated Gill environment system with 4 parallel fuzzy processing units to be operated in parallel on the classification of the sensed image data. In this, we solve the problems of taking longer times as the fuzzy real computations of [0, 1] by using the integer pixel conversion algorithm to convert lines of each fuzzy linguistic term to the closest integer pixels. This procedure is performed automatically in the GUI application program. As a Gill environment, PCI transmission, image data pre-processing, integer pixel mapping and fuzzy membership tuning are considered. This system can be operated in parallel manner for MIMO or MISO systems.

• 한국공작기계학회논문집
• /
• 제13권3호
• /
• pp.68-75
• /
• 2004

Recently, need of the parallel manipulator requiring superior precision is increasing for medical application and precision manufacturing. In this study, we convert a given complex translation trajectory of the moving platform into a set of segments and hence a complex motion of the moving platform can be tractable and easily controled in a very limited workspace. In addition force exerted. to each link is minimized so that the minimized force can be transmitted to the end effector of the moving platform. An user friendly program is developed to design Gough-type 6DOF parallel manupulator based on the proposed method.

• 한국컴퓨터산업학회논문지
• /
• 제8권3호
• /
• pp.167-172
• /
• 2007

일반적으로 응용프로그램에서 병렬성 추출에 대한 핵심 부분은 루프이다 따라서 본 논문에서는 Loop Interchange를 자동으로 처리할 수 있는 병렬컴파일러를 구현하고자한다. Loop Interchange는 반복문에서 cedar Fortran의 CDOALL문장을 바깥쪽으로 보냄으로서 특히 더 많은 병렬화 효과를 얻을 수 있기 때문이다. 이는 향후 선형변환과 혼합하여 더욱 효과적인 실행 결과를 기대하고 불완전 중첩루프에 적용하는 방법의 연구에 기여할 것으로 판단된다.

• 한국전산유체공학회:학술대회논문집
• /
• 한국전산유체공학회 2005년도 추계 학술대회논문집
• /
• pp.157-162
• /
• 2005

Parallel implementation and performance assessment of the grid assembly in a structured chimera grid approach is studied. The grid assembly process, involving hole cutting and searching donor, is parallelized on the PC cluster. A message passing programming model based on the MPI library is implemented using the single program multiple data(SPMD) paradigm. The coarse-grained communication is optimized with the minimized memory allocation because that the parallel grid assembly can access the decomposed geometry data in other processors by only message passing in the distributed memory system such as a PC cluster. The grid assembly workload is based on the static load balancing tied to flow solver. A goal of this work is a development of parallelized grid assembly that is suited for handling multiple moving body problems with large grid size.

• 산업기술연구
• /
• 제21권A호
• /
• pp.73-80
• /
• 2001

Barrier is widely used for synchronization in parallel programs. Since the process arrived earlier than others should wait at the barrier, the total processor utilization decreases. In this paper, to find the sources of the barrier waiting time, parallel programs are executed on the various grain sizes through execution-driven simulations. In simulation studies, we found that even if approximately equal amounts of work are distributed to each processor, all processes may not arrive at a barrier at the same time. The reasons are that the different numbers of cache misses and instructions within partitioned grains result in the difference in arrival time of processors at the barrier.