• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(1)
• /
• pp.393-396
• /
• 2001

In this paper, a new type of linearizer using a parallel diode with a bias feed resistance has been studied. It has positive gain and negative phase deviations because of a nonlinearity of the diode and movement of bias point cause by a voltage drop at the bias feed resistance. This predistortion linearizer consists of the little component and miniaturizes circuit design. The characteristics of this linearizer can be easily tuned using input bias voltage. In fabricated linearizer, maximum gain and Phase deviation of the linearizer is 1dB, 21$^{\circ}$ respectively. By applying its characteristics to the power amplifier, it will be linearized power amplifier.

• 인터넷정보학회논문지
• /
• 제4권5호
• /
• pp.51-60
• /
• 2003

비동기 반복 알고리즘은 부하 불균형 및 컴퓨터 노드 간의 전송 지연에 의한 병렬 알고리즘의 성능 저하를 완화하는 하나의 방법인데, 이는 노드들 간의 비대칭적 데이터 전송을 필요로 한다 본 논문에서는 분산 메모리 시스템 상에서 MPMD 방식으로 노드당 별도의 서버 프로세스를 추가로 생성하여 비대칭적 전송을 구현하고, 노드당 하나의 프로세스를 생성하는 SPMD 방식과 비교하며 그 장단점에 대해 논의한다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2016년도 추계학술대회 논문집
• /
• pp.33-34
• /
• 2016

This paper presents a load sharing method based on the low bandwidth communication (LBC) applied to a DC microgrid in order to balance the state of charge (SOC) of the battery units connected in parallel to the common bus. In this method, SOC of each battery unit is transferred to each other through LBC to calculate average SOC value. After that, droop coefficients of battery units are adjusted according to the difference between SOC of each unit and average SOC value of all batteries in the system. The proposed method can effectively balance the SOC of battery units in charging and discharging duration with a simple low bandwidth communication system.

• 한국ITS학회 논문지
• /
• 제7권6호
• /
• pp.31-37
• /
• 2008

지능형 교통정보 시스템을 구성하기 위한 통신장비로 위성 및 무선 통신 시스템은 광범위한 도로에서 수집되는 정보를 전달하기 위해 광대역 특성이 요구된다. 이러한 통신 시스템에 사용되는 여파기 또한 광대역 대역통과 여파기가 요구되며, 본 논문에서는 이러한 통신 시스템에서 사용이 가능한 광대역 대역통과 여파기를 설계하였다. 설계된 대역통과 여파기는 지금까지 광대역 구현이 어려웠던 평행결합선로의 대역통과 여파기로서 이 여파기를 광대역 및 소형화로 실현 가능하도록 설계하였다. 설계된 여파기는 중심 주파수 5.8 GHz에서 대역폭 60%, 삽입손실과 반사손실은 각각 0.4 dB, 17.4 dB의 결과 값을 얻었다.

• ETRI Journal
• /
• 제39권4호
• /
• pp.570-581
• /
• 2017

Multiplication in finite fields is used in many applications, especially in cryptography. It is a basic and the most computationally intensive operation from among all such operations. Several systolic multipliers are proposed in the literature that offer low hardware complexity or high speed. In this paper, a bit-parallel polynomial basis systolic multiplier for generic irreducible polynomials is proposed based on a modified interleaved multiplication method. The hardware complexity and delay of the proposed multiplier are estimated, and a comparison with the corresponding multipliers available in the literature is presented. Of the corresponding multipliers, the proposed multiplier achieves a reduction in the hardware complexity of up to 20% when compared to the best multiplier for m = 163. The synthesis results of application-specific integrated circuit and field-programmable gate array implementations of the proposed multiplier are also presented. From the synthesis results, it is inferred that the proposed multiplier achieves low power consumption and low area complexitywhen compared to the best of the corresponding multipliers.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2005년도 춘계학술대회 논문집
• /
• pp.19-22
• /
• 2005

As the optical communication industry is developed, the demand of optical communication part is increasing. $ZrO_2$ ceramic ferrule is very important part which can determines the transmission efficiency and information quality to connect the optical fibers. In general $ZrO_2$ ceramic ferrule is manufactured by grinding process because the demands precision is very high. And the co-axle grinding process of $ZrO_2$ ceramic ferrule is to make its concentricity all of uniform before centerless grinding. When co-axle grinding of ferrule supported by two pin, pin chucking alignment accuracy is very important. This paper deals with the analysis of the chucking alignment experiment with parallel error on the micro feeding equipment. Thus, if possible be finding highly good the chucking alignment of two pin.

• 한국음향학회지
• /
• 제21권3호
• /
• pp.230-236
• /
• 2002

본 논문에서는 다중 전송률을 지원하는 차세대 무선 이동통신 시스템의 상향 채널에 적용할 수 있는 새로운 알고리즘의 병렬간섭제거기를 제안하였다. 제안된 방법은 기존 IS-95방식과 달리 다중 데이터율에 적용할 수 있는 알고리즘을 이용하며 이를 통해 CDMA시스템에서의 성능저하 및 채널 용량의 제한을 가져오는 MAI(Multiple Access Interference)를 제거할 수 있도록 하였다. 제안된 방법의 성능평가를 위하여 사용자수증가에 따른 BER (Bit Error Rate), 단수 (stage) 증가에 따른 BER등의 방법을 사용하였다. 다양한 모의실험 환경을 통해서 본 연구에서 제안된 알고리즘이 비록 계산량의 증가는 있으나 기존에 제안된 여러 간섭제거 기에 비해 우수한 성능을 나타냄을 알 수 있었다.

• IEIE Transactions on Smart Processing and Computing
• /
• 제3권4호
• /
• pp.181-190
• /
• 2014

This paper reports a cognitive radio network architecture based on overloaded multicarrier direct sequence code division multiple access (O-MC-DS-CDMA). The O-MC-DSCDMA technique combines CDMA with a multicarrier modulation technique to overcome the channel fading effects. In this technique, secondary users are enabled to share the available bandwidth with the existing primary users. Two sets of orthogonal Gold codes are used to support the primary and secondary users simultaneously. The orthogonality between the spreading codes is lost due to the non-zero cross correlation between the codes and the timing synchronization error in the uplink transmission, which causes interference between primary and secondary users. This paper proposes two modified hybrid parallel/successive interference cancellation techniques for primary and secondary user base station receivers with multiple antennas to suppress the interference among users. Interference among the same group of users is cancelled by parallel interference cancellation and the interference among groups is cancelled using successive interference cancellation. The simulation results confirmed that the proposed modified interference cancellation techniques show better BER performance over conventional interference cancellation techniques.

• 한국인터넷방송통신학회논문지
• /
• 제10권5호
• /
• pp.97-103
• /
• 2010

2차원 그래픽을 3차원 그래픽으로 변환하기 위한 삼차원 그래픽 알고리즘들은 복잡하고 다양한 기법의 사용으로 인하여 대규모의 반복 연산이 요구되고, 이로 인하여 실시간 삼차원 그래픽의 처리가 어려운 경우가 많다. 본 논문은 삼차원 그래픽 처리와 관련된 여러 가지 알고리즘 중에서 Phong Shading 알고리즘의 병렬처리 방법과 고속 하드웨어 처리를 위한 삼차원 그래픽 가속기에 관한 것으로, Park's 다중접근 기억장치와 다수의 연산기로 구성된 SIMD처리기를 사용한 삼차원 그래픽 가속기 구조를 제안하고 있으며, 제안된 가속기 구조를 HDL을 사용한 시뮬레이션을 통해 본 논문에서 제안된 삼차원 그래픽 가속기에 의해 복잡한 알고리즘을 갖은 어떠한 삼차원 그래픽 알고리즘도 병렬 처리 알고리즘을 적용하여 SIMD 가속기에 의한 실시간 처리가 가능함을 보였다.

• 전자공학회논문지CI
• /
• 제44권3호
• /
• pp.81-89
• /
• 2007

MPI(message passing interface) 기반 PC 클러스터 상에서 병렬분산 GHT(generalized Hough transform)를 모델화하고 시간 분석하여 고속화 구현하였다. 파이프라인 방송(pipelined broadcast) 통신방식과 누산기 배열(accumulator array) 분할 처리정책을 사용함으로써 통신부담을 최대한 줄였고, 전체 처리 과정에 걸쳐 통신과 계산처리를 시간 중첩시켜 구현함으로써 최대한의 속도제고를 하였다. 100 Mbps Ethernet 스위치를 이용하여 MPI 기반 PC 클러스터를 구현하고 제안한 병렬분산 GHT를 실험하여 선형에 가까운 속도 제고율 (speedup)을 확인하였다.