• 제목/요약/키워드: PLL system

검색결과 343건 처리시간 0.018초

계통 연계형 태양광 발전 시스템의 위상 동기화를 위한 디지털 PLL 제어 (Digital PLL Control for Phase-Synchronization of Grid-Connected PV System)

  • 김용균;최종우;김흥근
    • 대한전기학회논문지:전기기기및에너지변환시스템부문B
    • /
    • 제53권9호
    • /
    • pp.562-568
    • /
    • 2004
  • The frequency and phase angle of the utility voltage are important in many industrial systems. In the three-phase system, they can be easily known by using the utility voltage vector. However, in the case of single phase system, there are some difficulties in detecting the information of utility voltage. In conventional system, the zero-crossing detection method is widely used, but could not obtain the information of utility voltage instantaneously. In this paper, the new digital PLL control using virtual two phase detector is proposed with a detailed analysis of single-phase digital PLL control for utility connected systems. The experimental results under various utility conditions are presented and demonstrate an excellent phase tracking capability in the single-phase grid-connected operation.

YTG VCO를 이용한 밀리미터파 대역 수신기의 PLL 시스템 연구 (PLL System of a Millimeter-Wave Band Receiver using YIG VCO)

  • 이창훈;정문희;김광동;김효령
    • 대한전자공학회논문지TC
    • /
    • 제42권11호
    • /
    • pp.45-52
    • /
    • 2005
  • 본 논문에서는 밀리미터파 대역의 전파천문 관측용 수신시스템의 안정된 동작을 확보하기 위한 국부발진시스템을 제안하였다. 제안된 국부발진시스템은 $26.5\~40GHz$를 발진하는 YIG 발진기를 VCO로 하여 개발하였다. 이러한 국부발진 시스템은 YIG VCO, 고조파 믹서, 및 아이솔레이터 등을 포함한 발진부, triplexer, limiter, 및 RF 판별 기능 등을 포함하는 RF 프로세싱 부분과 YIG PLL을 위한 모듈과 제어기를 포함한 PLL 시스템으로 구성하여 설계, 개발하였다. 본 연구에서는 개발된 국부 발진시스템의 안정성을 확인하기위해서 온도변화에 따른 출력 주파수와 전력 안정도를 측정하였다. 이러한 실험결과로부터 개발된 국부발진시스템은 일정한 온도에서는 매우 안정된 출력 주파수와 전력특성이 확보됨을 확인하였다.

가상 2상 방식을 사용한 단상 PLL 알고리즘의 성능 비교 (Performance Comparison of Single-Phase PLL Algorithms Using Virtual 2-Phase Strategy)

  • 이용석;이동민;지준근
    • 한국산학기술학회논문지
    • /
    • 제8권2호
    • /
    • pp.219-225
    • /
    • 2007
  • AC/DC 컨버터, UPS 등의 적용 분야에서 사용하는 계통 전압의 주파수와 위상 정보는 매우 중요하다. 3상의 경우에는 계통 전압 벡터를 사용하여 계통 전압의 위상 및 주파수 정보를 쉽게 얻을 수 있으나, 단상의 경우에는 계통 전압의 위상 및 주파수 검출이 어렵다. 본 논문에서는 가상 2상 방식을 사용하여 계통 전압의 주파수와 위상을 검출하는 단상 PLL 방법들의 동작을 컴퓨터 시뮬레이션 및 실험을 통하여 살펴보고 각 방법들의 제어 성능을 비교 검토하여 본다.

  • PDF

FSK-주파수 도약 데이터 통신시스템에서의 디지털 주파수 합성기의 영향분석 (Analysis of the effect of Digital frequency synthesizer in FSK-Frequency-hopped data communications)

  • 송인근
    • 한국정보통신학회논문지
    • /
    • 제7권5호
    • /
    • pp.879-886
    • /
    • 2003
  • 주파수 도약 대역확산시스템에서의 광대역 주파수 도약을 위해 주파수 합성기가 널리 이용된다. 따라서 본 논문에서는 효과적인 무선 디지털 데이터 전송 성능을 얻기 위한 FH-FSK 통신에 미치는 주파수 합성기의 영향을 분석하였다. 이를 위해 PLL의 성능을 좌우하는 위상 변화, 스퓨리어스의 발생, PLL의 과도응답 특성에 의해 영향을 받는 주파수 도약율 등 여러 가지 파라미터들에 따른 성능을 분석하였다. 전형적인 PLL을 사용한 주파수 도약 시스템에서는 주파수 도약을 위한 반송파 신호를 국부 발진기에서 만들어낸다. 반송파 간격이 협대역인 협대역 무선 통신 시스템일 경우에는 빠른 주파수 도약을 위한 PLL의 구현이 어렵다. 본 논문에서는 이런 문제점을 해결하기 위해 디지털 주파수 합성기/CPM 변조기를 사용하여 빠른 주파수 도약을 위한 PLL 구현이 가능함을 Matlab tool를 사용한 시뮬레이션 결과를 통해 분석할 수 있었다.

Analysis of PLL Phase Noise Effect for High Data-rate Underwater Communications

  • Lee, Chong-Hyun;Bae, Jin-Ho;Hwang, Chang-Ku;Lee, Seung-Wook;Shin, Jung-Chae
    • International Journal of Ocean System Engineering
    • /
    • 제1권4호
    • /
    • pp.205-210
    • /
    • 2011
  • High data-rate underwater communications is demanded. This demand imposes stringent requirements on underwater communication equipment of phase-locked-loop (PLL). Phase noise in PLL is unwanted and unavoidable. In this paper, we investigate the PLL phase noise effect on high order QAM for underwater communication systems. The phase noise model using power spectral density is adopted for performance evaluation. The phase noise components considered in PLL are reference oscillator, voltage controlled oscillator (VCO), filter and divider. The filters in PLL noise are assumed to be second order active and passive low pass filters. Through simulation, we analyze the phase noise characteristics of the four components and then investigate the performance improvement factor of each component. Consequently, we derive specifications of VCO, phase detector, divider to meet performance requirement of high data-rate communication using QAM under phase noise influence.

단상 그리드연결형 인버터의 동기화를 위한 PLL 시스템 해석 (Analysis of a Synchronizing PLL System for Single-phase Grid-tie Inverters)

  • 트란콴빈;전태원;이홍희;김흥근;노의철
    • 전력전자학회논문지
    • /
    • 제13권6호
    • /
    • pp.447-452
    • /
    • 2008
  • 본 논문은 단상 그리드전압의 동기화에 가장 적합한 곱형 PLL 시스템을 설계한다. 소신호 해석방법으로 PLL 시스템을 모델링하고, 동기 과도 응답특성뿐만 아니라 동기신호의 왜곡을 고려하여 저역필터의 차단주파수 및 이득의 최적 값을 유도한다. 설계의 성능을 검증하기 위하여, 시뮬레이션 및 실험결과로 차단주파수 및 이득의 변화에 동기신호의 과도응답과 리플성분을 관찰한다.

PLL 알고리즘을 사용한 단상 및 3상 계통연계형 인버터의 동기화 기법 (Synchronization Techniques for Single-Phase and Three-Phase Grid Connected Inverters using PLL Algorithm)

  • 전태원;이홍희;김흥근;노의철
    • 전력전자학회논문지
    • /
    • 제16권4호
    • /
    • pp.309-316
    • /
    • 2011
  • 태양광 발전시스템 등에서 전력을 공급하기 위한 계통연계 인버터에서 계통전압의 동기화를 위하여 PLL시스템이 많이 사용되어 왔다. 본 논문은 단상 및 3상 계통연계 인버터의 동기화 성능을 향상시키기 위하여 루프필터 및 PI 제어기가 없는 PLL 알고리즘을 제시한다. 단상 또는 3상 계통전압으로 유도한 2상 전압을 사용하여 위상 검출기 출력이 직류성분만 있으면서 동기화되었을 때 0이 되도록 궤환신호를 결정한다. 소신호 해석방법으로 비례제어기를 사용한 PLL시스템을 모델링하여 안정도 및 정상상태 오차를 관찰한다. 시뮬레이션 및 실험결과를 통하여 제시한 PLL알고리즘의 타당성을 확인한다.

166MHz 위상 고정 루프 기반 주파수 합성기 (A 166MHz Phase-locked Loop-based Frequency Synthesizer)

  • 조민준;송창민;장영찬
    • 전기전자학회논문지
    • /
    • 제26권4호
    • /
    • pp.714-721
    • /
    • 2022
  • 다중 주파수 클럭 신호를 사용하는 시스템 온 칩(SoC: system on a chip)를 위해 위상 고정 루프(PLL: phase-locked loop) 기반 주파수 합성기가 제안된다. 제안하는 PLL 기반 주파수 합성기는 위상 주파수 검출기(PFD: phase frequency detector), 전하 펌프(CP: charge pump), 루프 필터, 전압 제어 발진기(VCO: voltage-controlled oscillator), 그리고 주파수 분주기로 구현되는 전하 펌프 위상 고정 루프와 에지 컴바이너로 구성된다. PLL은 6개의 차동 지연 셀을 사용하여 VCO에 의해 12 위상 클록을 출력하며, 에지 컴바이너는 PLL의 12상 출력 클럭의 에지 컴바이닝과 주파수 분주를 통해 출력 클럭의 주파수를 합성한다. 제안된 PLL 기반 주파수 합성기는 1.2V 공급전압을 사용하는 55nm CMOS 공정에서 설계된다. 설계된 PLL 기반 주파수 합성기는 주파수가 20.75MHz인 기준 클록에 대해 166MHz, 83MHz 및 124.5MHz의 세 클록 신호를 출력한다.

하이브리드 SC/MRC-2/4기법을 적용한 직교 MC DS-CDMA 시스템의 위상 에러에 관한 연구 (A Study on Phase Error of Orthogonal MC DS-CDMA Using Hybrid SC/MRC-2/4)

  • 김원섭
    • 한국정보통신학회논문지
    • /
    • 제11권9호
    • /
    • pp.1734-1741
    • /
    • 2007
  • 본 논문에서는 정규화 된 부반송파 간격과 확산 이득이 동일하고 각 부반송파의 직접 확산 코드가 직교하도록 하는 직교 MC DS-CDMA 시스템에 비트 동기와 위상 동기가 요구되지 않는 Hybrid SC/MRC-2/4 방식을 적용하였다. 다중 반송파 전송이 사용되는 광대역 무선 시스템에서는 가장 높은 부반송파 주파수와 가장 낮은 부반송파 주파수 차이 때문에 발생하는 도플러 주파수 천이가 발생하고 이로 인한 위상 에러율 보상하기 위하여 전체 시스템에 맞는 PLL이득 값을 조절하여 완전 동기 된 수신 신호가 되도록 직교 MC DS-CDMA시스템을 분석하였다. 분석 결과, PLL이득 값을 증가시킴에 따라 완전 동기 된 경우에 근접함을 알 수 있지만 일정 값 이상에서는 그 간격의 변화가 매우 작아짐을 알 수 있다. 따라서 시스템에 맞는 적절한 PLL이득 값을 선택함으로써 Hybrid SC/MRC 방식이 적용된 직교 MC DS-CDMA시스템을 설계할 수 있을 것이다.

Biodistribution and Hemolysis Study of Terplex Gene Delivery System in Mice

  • Oh, Eun-Jung;Shim, Jin-young;Kim, Jin-Seok
    • Macromolecular Research
    • /
    • 제11권1호
    • /
    • pp.19-24
    • /
    • 2003
  • Polymeric gene delivery system attracts profound attention as it shows less toxicity, versatility, and reasonable gene expression efficiency. Terplex system, a synthetic biopolymeric gene delivery system consisting of stearyl poly-L-lysine (stearyl-PLL) and low density lipoprotein (LDL) was evaluated for its body distribution of gene expression of exogenously administered pDNA after tail-vein injection in mice. Kidney and spleen are two major organs with highest gene expression, whereas liver and heart showed marginal gene expression among the organs examined. Hemolytic effect of the terplex system was evaluated using human red blood cells, where terplex system did not cause significant hemolysis at the concentrations above the experimental ranges, although unmodified PLL or stearyl-PLL without LDL did. Serum stability of terplex system against enzymatic degradation was also significantly enhanced, presumably due to the steric stabilization from the polymers. Based on these findings and along with its high in vitro transfection efficiency, terplex system could serve as a safe and efficient polymeric gene delivery system with many applications for the in vivo gene therapy.