• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 하계종합학술대회 논문집(2)
• /
• pp.80-83
• /
• 2000

본 연구에서는 유기물 전자소자 개발을 위한 기초 연구로서 증착시 기판의 온도, 증칙비, 열처리 온도에 따른 펜타신 박막의 수평방향 전기전도도, 접촉저항, 면저항 둥 전기적 특성을 측정 하였다. 시료는 분말형 펜타신을 유기분자선 성막장치(OMBD)를 이용하여 성막 하였다. 전도도 계산을 위한 두께의 측정은 $\alpha$-step을 이용하였으며, TLM(transfer length method)으로 접촉저항, 면저항등 전기적 특성을 측정하였다. 전극은 Au를 사용하여 진공 증착법으로 제작하였다. 기판의 온도는 3$0^{\circ}C$, 4$0^{\circ}C$, 5$0^{\circ}C$, 6$0^{\circ}C$, 7$0^{\circ}C$, 8$0^{\circ}C$, 10$0^{\circ}C$ 일곱 종류로 하여 증착비를 달리 하였고, 열처리에 의한 효과는 10$0^{\circ}C$에서 증착한 시료를 10$0^{\circ}C$, 14$0^{\circ}C$에서 각각 10초간 열처리를 실시하였다. 기판 온도에 따른 막의 형상은 AFM을 이용하여 관찰하였다. 기판의 온도가 상승할수록 박막의 결정화가 활발히 진행되었으며 최대단일결정은 4$\mu\textrm{m}$였다. 전기전도도는 7.40$\times$$10^{-7}$ S/cm ~ 0.778$\times$$10^{-5}$ S/cm의 값을 나타내었으며, 접족저항은 10$0^{\circ}C$에서 증착하고 14$0^{\circ}C$에서 10초간 열처리 한 경우 2.5324㏁으로 가장 작았으며, 면저항은 약간의 차이는 있으나 전체적으로 ≒ $10^{9}$ Ω/ 의 값을 보였다

• 접착 및 계면
• /
• 제21권4호
• /
• pp.129-134
• /
• 2020

공액분자반도체와 고분자절연체 계면에서 전하트래핑을 이해하는 것은 장시간 구동가능한 안정성 높은 유기전계효과 트랜지스터(이하 유기트랜지스터) 개발을 위해 중요하다. 본 연구에서는 다양한 분자량의 고분자절연체를 이용한 유기트랜지스터의 전하이동 특성을 평가하였다. Polymethyl methacrylate (PMMA) 표면 위에 적층된 펜타센 공액반도체의 모폴로지와 결정성은 PMMA 분자량에 무관함이 나타났다. 그 결과 트랜지스터 소자의 초기 트랜스퍼 곡선과 전하이동도는 분자량에 상관없었다. 하지만, 적정한 상대습도 환경에서 소자에 바이어스가 인가되었을 경우, 바이어스 스트레스 효과로 불리는 드레인전류 감소와 트랜스퍼 곡선 이동은 PMMA 분자량이 감소할수록 증대됨이 관찰되었다(분자량 효과). 분자량 효과에 의한 전하트래핑은 회복이 매우 어려운 비가역적인 과정임을 밝혀 내었다. 이러한 분자량 효과는 PMMA 존재하는 고분자사슬 말단의 밀도 변화에 의한 것으로 판단된다. 즉, PMMA 고분자사슬 말단이 가지는 자유부피가 전하트랩으로 작용하여 분자량에 민감한 바이어스 스트레스 효과를 일으킨 것으로 판단된다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2009년도 제40회 하계학술대회
• /
• pp.1336_1337
• /
• 2009

본 논문에서는 유기 박막 트랜지스터의 전극을 잉크젯 프린팅과 스크린 프린팅 방법을 이용하여 유기 박막 트랜지스터를 제작하였다. 전극으로 PEDOT:PSS와 Ag 잉크를 사용하였고, 게이트 절연막으로 polymethyl methacrylate (PMMA)와 poly(4-vinylphenol) (PVP)를 사용하였다. 유기물 활성층으로 pentacene을 진공 증착하였다. 잉크젯 프린팅 방법을 이용하여 제작한 유기 박막 트랜지스터는 전계이동도 (${\mu}_{FET}$) $0.068\;cm^2$/Vs, 문턱전압 ($V_{th}$) -15 V, 전류 점멸비 ($I_{on}/I_{off}$ current ratio) >$10^4$의 전기적 특성을 보였고, 스크린 인쇄 방법을 이용하여 제작한 유기 박막 트랜지스터는 전계이동도 (${\mu}_{FET}$) $0.016\;cm^2$/Vs, 문턱전압 ($V_{th}$) 6 V, 전류 점멸비 ($I_{on}/I_{off}$ current ratio) >$10^4$의 전기적 특성을 보였다. 이를 통하여 프린팅 방법을 이용한 유기 박막 트랜지스터 단일 소자 및 유기 전자 회로 제작의 가능성을 확인 하였다.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2005년도 International Meeting on Information Displayvol.II
• /
• pp.1291-1293
• /
• 2005

Hybrid insulator pentacene thin film transistors (TFTs) were fabricated with thermally grown oxide and cross-linked polyvinylalcohol (PVA) including surface treatment by dilute ploymethylmethacrylate (PMMA) layers on $n^+$ doped silicon wafer. Through the optimization of $SiO_2$ layer thickness in hybrid insulator structure, carrier mobility was increased to above 35 times than that of the TFT only with the gate insulator of $SiO_2$ at the same transverse electric field. The carrier mobility of 1.80 $cm^2$/V-s, subthreshold swing of 1.81 V/decade, and $I_{on}$/ $I_{off}$ current ratio > 1.10 × $10^5$ were obtained at low bias (less than -30 V) condition. The result is one of the best reported performances of pentacne TFTs with hybrid insulator including cross-linked PVA material at low voltage operation.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2005년도 International Meeting on Information Displayvol.II
• /
• pp.1301-1305
• /
• 2005

The performance of OTFT with $PVP-TiO_2$ composite, as a gate insulator, is reported, including the effect of surfactant for synthesizing the composite material. According to our investigation results, it was one of critical issues to prevent the aggregation of $PVP-TiO_2$ particles during the synthesis process. From this point of view, $PVP-TiO_2$ particles were treated using Tween80, as a surfactant, and we could reduce the aggregated $PVP-TiO_2$ clusters. As a result, the OTFT with the composite insulator showed the threshold voltage of about -8.3 V and the subthreshold slope of about 1.5 V/decade, which are the optimized properties compared to those of OTFTs with bare PVP, in this study. It is thought that these characteristic improvements are originated from the increase in the dielectric constant of the PVP-based insulator by compositing with high-k particles.

• Journal of Information Display
• /
• 제12권1호
• /
• pp.1-4
• /
• 2011

A complementary inverter was fabricated using pentacene and N-N -dioctyl-3,4,9,10-perylene tetracarboxylic diimide-C (PTCDI-C8) for p- and n-type transistors on a poly(ether sulfone) substrate, respectively. The mobilities of the p- and n-type transistors were 0.056 and 0.013 $cm^2$/Vs, respectively. The inverter, which was composed of p- and n-type transistors, showed a gain of 48.6 when $V_{DD}$ = -40V and at the maximum noise margin of $V_{DD}$/2. A ring oscillator was also fabricated by cascading five inverters. The five-stage ring oscillator showed the maximum output frequency of 10 kHz when $V_{DD}$ = -170 V.

• 한국진공학회지
• /
• 제22권3호
• /
• pp.131-137
• /
• 2013

본 연구에서는 유기소자의 절연박막을 습식 공정이 아닌 건식 공정인 플라즈마 중합법을 이용하여 Styrene 유기물을 사용하여 절연박막을 제작하였다. 안정적인 플라즈마 형성을 위해 버블러와 써큐레이터를 활용하여 정량적인 모노머 주입을 가능하게 하였다. 본 연구에서는 플라즈마 중합된 Styrene 박막을 30, 60 nm 터널링층으로 활용하였고, Styrene 절연층의 두께를 430 nm, Au 메모리층의 두께를 7 nm, 활성층의 두께를 40 nm, 소스와 드레인 전극의 두께를 50 nm로 유기 메모리 소자를 제작하여 특성을 평가하였다. 40/-40 V의 double sweep시 45 V의 히스테리시스 전압을 얻을 수 있었고, 이는 MMA를 터널링층으로 활용한 유기 메모리 소자의 히스테리시스 전압이 27 V인 것과 비교하였을 때 60% 상승한 효과로 히스테리시스 전압이 18 V 이상 높은 결과이다. 이와 같은 결과로부터 플라즈마 중합된 Styrene 유기 박막의 높은 전하 포집 특성을 활용하여 전체층을 유기 재료로 제작한 유연한 메모리 소자의 응용 가능성을 기대한다.

• 한국전기전자재료학회논문지
• /
• 제24권1호
• /
• pp.12-16
• /
• 2011

In this study, we fabricated the flexible pentacene TFTs with the polymer gate dielectric and contact printing method by using the silver nano particle ink as a source/drain material on plastic substrate. In this experiment, to lower the cross-linking temperature of the PVP gate dielectric, UV-Ozone treatment has been used and the process temperature is lowered to $90^{\circ}C$ and the surface is optimized by various treatment to improve device characteristics. We tried various surface treatments; $O_2$ Plasma, hexamethyl-disilazane (HMDS) and octadecyltrichlorosilane (OTS) treatment methods of gate dielectric/semiconductor interface, which reduces trap states such as -OH group and grain boundary in order to improve the OTFTs properties. The optimized OTFT shows the device performance with field effect mobility, on/off current ratio, and the sub-threshold slope were extracted as $0.63cm^2 V^{-1}s^{-1}$, $1.7{\times}10^{-6}$, and of 0.75 V/decade, respectively.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2005년도 International Meeting on Information Displayvol.I
• /
• pp.61-63
• /
• 2005

Pentacene based OTFT on PC and PES plastic substrates have been fabricated in a scale of 5 inches. We could get a small OTFT device enough to be applicable for AMOLED by acquiring the at least misalignment margin through a contact aligner. And also we could find out the degradation of device parameter through the integration processes and improve the properties by using a buffer layer as an etch stopper in an active patterning. Through these, the mobility of device is more than about $0.2cm^2/Vs$ and $I_{on}/I_{off}$ is higher than $10^5$.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 추계학술대회 논문집
• /
• pp.5-5
• /
• 2009

Thin-film-transistors (TFTs) that can be prepared at low temperatures have attracted much attention because of the great potential for transparent and flexible electronics. One of the mainstreams in this field is the use of organic semiconductors such as pentacene. But device performance of the organic TFTs is still limited due to low field-effect mobility and rapid degradation after exposing to air. Alternative approach is the use of amorphous oxide semiconductors as a channel. Amorphous oxide semiconductors (AOSs) based TFTs showed the fast technological development, because AOS films can be fabricated at room temperature and exhibit the possibility in application like flexible display, electronic paper, and larges solar cells. Among the various AOSs, a-IGZO has lots of advantages because it has high channel mobility, uniform surface roughness and good transparency. [1] The high mobility is attributed to the overlap of spherical s-orbital of the heavy post-transition metal cations. This study demonstrated the effect of the variation in channel thickness from 30nm to 200nm on the TFT device performance. When the thickness was increased, turn-on voltage and subthreshold swing was decreased. The a-IGZO channels and source/drain metals were deposited with shadow mask. The a-IGZO channel layer was deposited on $SiO_2$/p-Si substrates by RF magnetron sputtering, where RF power is 150W. And working pressure is 3m Torr, at $O_2/Ar$ (2/28 sccm) atmosphere. The electrodes were formed with electron-beam evaporated Ti (30 nm) and Au (70 nm) bilayer. Finally, Al (150nm) as a gate metal was thermal-evaporated. TFT devices were heat-treated in a furnace at 250 $^{\circ}C$ and nitrogen atmosphere for 1hour. The electrical properties of the TFTs were measured using a probe-station. The TFT with channel thickness of 150nm exhibits a good subthreshold swing (SS) of 0.72 V/decade and on-off ratio of $1{\times}10^8$. The field effect mobility and threshold voltage were evaluated as 7.2 and 8 V, respectively.