• 제목/요약/키워드: Operation Processor

검색결과 614건 처리시간 0.028초

Parallel Genetic Algorithm-Tabu Search Using PC Cluster System for Optimal Reconfiguration of Distribution Systems

  • Mun Kyeong-Jun;Lee Hwa-Seok;Park June-Ho
    • KIEE International Transactions on Power Engineering
    • /
    • 제5A권2호
    • /
    • pp.116-124
    • /
    • 2005
  • This paper presents an application of the parallel Genetic Algorithm-Tabu Search (GA- TS) algorithm, and that is to search for an optimal solution of a reconfiguration in distribution systems. The aim of the reconfiguration of distribution systems is to determine the appropriate switch position to be opened for loss minimization in radial distribution systems, which is a discrete optimization problem. This problem has many constraints and it is very difficult to solve the optimal switch position because of its numerous local minima. This paper develops a parallel GA- TS algorithm for the reconfiguration of distribution systems. In parallel GA-TS, GA operators are executed for each processor. To prevent solution of low fitness from appearing in the next generation, strings below the average fitness are saved in the tabu list. If best fitness of the GA is not changed for several generations, TS operators are executed for the upper 10$\%$ of the population to enhance the local searching capabilities. With migration operation, the best string of each node is transferred to the neighboring node after predetermined iterations are executed. For parallel computing, we developed a PC-cluster system consisting of 8 PCs. Each PC employs the 2 GHz Pentium IV CPU and is connected with others through switch based rapid Ethernet. To demonstrate the usefulness of the proposed method, the developed algorithm was tested and is compared to a distribution system in the reference paper From the simulation results, we can find that the proposed algorithm is efficient and robust for the reconfiguration of distribution system in terms of the solution quality, speedup, efficiency, and computation time.

RISC와 CISC 구조를 위한 저전력 고속 데이어 전송 (Low Power High Frequency Design for Data Transfer for RISC and CISC Architecture)

  • ;;노영욱
    • 한국정보통신학회논문지
    • /
    • 제10권2호
    • /
    • pp.321-327
    • /
    • 2006
  • 이 논문은 완전설계와 반주문설계 ASIC(Application Specific Integrated Circuit)을 설계 할 때 트랜지스터 수준에서 ad-hoc 기술을 사용한 저전력 고속의 명령어들 설계에 대한 것이다. 제안된 설계는 상위 수준은 Verilog-HDL을 사용하여 검증을 하였고, 논리적 정확성을 화인하기 위하여 ModelSim을 사용하여 시뮬레이션 하였다. 그리고 레이어 수준은 $0.25{\mu}m$ 기술을 사용하는 LASI를 사용하여 시험하였고, Win-spice 시뮬레이션 환경에서 시간 특성을 분석하였다. 시험을 한 결과에 의하면 RISC와 CISC와 같은 범용 프로세서는 전력 소모를 최대 $35\%$까지 감소되었다. 그리고 전파 지연이 많이 감소되었고 CPU의 반입과 수행 사이클의 빈도수가 증가됨에 따라 연산의 전체 빈도수가 증가되었다.

모바일 향 저전력 동영상 압축을 위한 고집적 MPEG4@SP 동영상 압축기 (A full-Hardwired Low-Power MPEG4@SP Video Encoder for Mobile Applications)

  • 신선영;박현상
    • 방송공학회논문지
    • /
    • 제10권3호
    • /
    • pp.392-400
    • /
    • 2005
  • 모바일 환경에서의 효과적인 동영상 압축을 위한 고집적 MPEG-4@SP 동영상 압축기인 VideoCore의 구조를 제안한다. 동영상 압축을 수행할 때 움직임 추정, 움직임 보상, 양자화, 이산여현부호화, 가변장부호화와 같은 기능은 외부 메모리 처리가 빈번하기 때문에 높은 메모리 대역폭을 필요로 한다. 본 논문에서 제안한 움직임 추정기는 소용량의 로컬 메모리를 효과적으로 운용함으로써 대용량 외부 메모리와의 메모리 대역폭을 최소화하는 동영상 압축을 가능하게 한다. 또한 제안한 동영상 압축기 구조는 가장 계산량이 많은 움직임 추정부와 이를 제외한 나머지 기능들을 동시에 구동시키는 파이프라인 구조를 채택함으로써 낮은 동작 주파수에서 실시간 고화질 동영상 압축을 실현한다.

제어용 계전기의 원격감시시스템 구현 (An Implementation of Remote Monitoring System for Control Relay)

  • 장용훈;남재현
    • 한국정보통신학회논문지
    • /
    • 제20권11호
    • /
    • pp.2100-2106
    • /
    • 2016
  • 자동화시스템은 PLC를 사용하여 생산제품의 제조 공정상태를 감시하고 센서에서 전달되는 센서정보를 처리한다. 본 연구에서는 자동화시스템에 사용되고 있는 제어용 계전기의 상태를 감시하는 원격감시시스템을 제안한다. 제안한 시스템은 제어 릴레이모듈, 원칩프로세서 모듈, 컴퓨터 모니터링시스템과 제어용 계전기의 내역을 입력하고 관리하는 데이터베이스시스템으로 구성한다. 컴퓨터 모니터링시스템은 제어용 계전기의 작동상태와 수명을 모터링할 수 있도록 구성하였고, 데이터베이스는 제어용 계전기의 투입 일자를 입력하고 수정이 가능하게 구성하였으며, 제어용 계전기의 작동상태의 정보를 자동으로 프린트할 수 있도록 구성하였다. 원격감시시스템에서 제어용 계전기의 고장상태를 실시간으로 파악하고, 고장부품을 신속하게 교체하여 정상가동에 소요되는 시간을 최소화할 수 있도록 하였다.

Autonomous evaluation of ambient vibration of underground spaces induced by adjacent subway trains using high-sensitivity wireless smart sensors

  • Sun, Ke;Zhang, Wei;Ding, Huaping;Kim, Robin E.;Spencer, Billie F. Jr.
    • Smart Structures and Systems
    • /
    • 제19권1호
    • /
    • pp.1-10
    • /
    • 2017
  • The operation of subway trains induces secondary structure-borne vibrations in the nearby underground spaces. The vibration, along with the associated noise, can cause annoyance and adverse physical, physiological, and psychological effects on humans in dense urban environments. Traditional tethered instruments restrict the rapid measurement and assessment on such vibration effect. This paper presents a novel approach for Wireless Smart Sensor (WSS)-based autonomous evaluation system for the subway train-induced vibrations. The system was implemented on a MEMSIC's Imote2 platform, using a SHM-H high-sensitivity accelerometer board stacked on top. A new embedded application VibrationLevelCalculation, which determines the International Organization for Standardization defined weighted acceleration level, was added into the Illinois Structural Health Monitoring Project Service Toolsuite. The system was verified in a large underground space, where a nearby subway station is a good source of ground excitation caused by the running subway trains. Using an on-board processor, each sensor calculated the distribution of vibration levels within the testing zone, and sent the distribution of vibration level by radio to display it on the central server. Also, the raw time-histories and frequency spectrum were retrieved from the WSS leaf nodes. Subsequently, spectral vibration levels in the one-third octave band, characterizing the vibrating influence of different frequency components on human bodies, was also calculated from each sensor node. Experimental validation demonstrates that the proposed system is efficient for autonomously evaluating the subway train-induced ambient vibration of underground spaces, and the system holds the potential of greatly reducing the laboring of dynamic field testing.

Cortex-M0 기반의 보안 SoC 프로토타입 설계 (A Design of Security SoC Prototype Based on Cortex-M0)

  • 최준백;최준영;신경욱
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2019년도 춘계학술대회
    • /
    • pp.251-253
    • /
    • 2019
  • 마이크로프로세서에 블록암호 크립토 코어를 인터페이스한 보안 SoC (System-on-Chip) 프로토타입 구현에 대해 기술한다. 마이크로프로세서로 Cortex-M0를 사용하였고, ARIA와 AES를 단일 하드웨어에 통합하여 구현한 크립토 코어가 IP로 사용되었다. 통합 ARIA-AES 크립토 코어는 ECB, CBC, CFB, CTR, OFB의 5가지 운영모드와 128-비트, 256-비트의 두 가지 마스터키 길이를 지원한다. 통합 ARIA-AES 크립토 코어를 Cortex-M0의 AHB-light 버스 프로토콜에 맞게 동작하도록 인터페이스 하였으며, 보안 SoC 프로토타입은 BFM 시뮬레이션 검증 후, FPGA 디바이스에 구현하여 하드웨어-소프트웨어 통합검증을 하였다.

  • PDF

직류 전동기 속도제어를 위한 회로 설계 및 모델링 (Circuit design and modeling for DC motor speed control)

  • 윤용호
    • 한국인터넷방송통신학회논문지
    • /
    • 제21권2호
    • /
    • pp.131-136
    • /
    • 2021
  • 직류 전동기 (DC Motor)는 유도전동기와 더불어 광범위한 영역에서 사용되고 있는 중요한 구동원이다. 비록 구조가 복잡하고 유지보수의 측면에서 불리한 점이 있어 오늘날 산업의 동력원으로서 대부분의 수요를 유도전동기에 내어준 상태이지만 우수한 제어성능으로 인하여 소형의 제어용 전동기로는 직류 전동기가 꾸준하게 사용되는 중이다. 또한 계자에 영구자석을 쓸 수 있는 구조로 자석재료의 발달과 더불어 고출력, 고효율 운전이 가능한 구조의 직류 전동기가 개발되고 있다. 그리고 인버터를 이용한 유도전동기의 경우보다 제어기의 구성이 단순하여 아직도 직류 전동기를 선호하는 수요도 무시할 수 없을 정도여서 여전히 중요한 동력원으로 자리를 차지하고 있는 전동기이다. 이러한 경향을 고려하여 본 논문에서는 시뮬레이션을 통한 모델링, EPLD를 이용한 PWM 발생회로 및 전동기구동회로, 프로세서 이용한 PI 제어 등의 하드웨어 구현을 통한 직류전동기의 제어성능을 살펴보고자 한다.

CNN 추론 연산 가속기를 위한 곱셈기 최적화 설계 (Design of Multipliers Optimized for CNN Inference Accelerators)

  • 이재우;이재성
    • 한국정보통신학회논문지
    • /
    • 제25권10호
    • /
    • pp.1403-1408
    • /
    • 2021
  • AI 프로세서를 FPGA 기반으로 구현하는 연구가 최근 활발하게 진행되고 있다. Deep Convolutional Neural Networks (CNN) 는 AI 프로세서가 수행하는 기본적인 연산 구조로서 매우 방대한 양의 곱셈을 필요로 한다. CNN 추론 연산에서 사용되는 곱셈 계수는 상수라는 점과 FPGA 은 특정 계수에 맞춰진 곱셈기 설계가 용이하다는 점에 착안하여 곱셈기를 최적화 구현할 수 있는 방법을 제안한다. 본 방법은 2의 보수와 분배법칙을 활용하여 곱셈 계수에서 값이 1인 비트의 개수를 최소화하여 필요한 적층 덧셈기의 개수를 절감한다. CNN 을 FPGA 에 구현한 실제 예제에 본 방법을 적용해본 결과 로직 사용량은 최대 30.2%까지, 신호 전달 지연은 최대 22%까지 줄어들었다. ASIC 전용 칩으로 구현할 경우에도 하드웨어 면적은 최대 35%까지, 신호 전달 지연은 최대 19.2%까지 줄어드는 것으로 나타났다.

ARM/NEON 프로세서를 활용한 NIST PQC SABER에서 Toom-Cook 알고리즘 최적화 구현 연구 (Optimization Study of Toom-Cook Algorithm in NIST PQC SABER Utilizing ARM/NEON Processor)

  • 송진교;김영범;서석충
    • 정보보호학회논문지
    • /
    • 제31권3호
    • /
    • pp.463-471
    • /
    • 2021
  • NIST(National Institute of Standards and Technology)에서는 2016년부터 양자컴퓨팅 환경을 대비하여 양자내성암호 표준화 사업을 진행하고 있다. 현재 3라운드가 진행 중이며, 대부분 후보자(5/7)는 격자기반 암호이다. 격자기반 암호는 효율적인 연산 처리와 적절한 키 길이를 제공하여 다른 기반의 양자내성 암호보다 리소스가 제한적인 임베디드 환경에서도 적용이 가능하다는 평가를 받고 있다. 그중 SABER KEM은 효율적인 모듈러스와 연산 부하가 큰 다항식 곱셈을 처리하기 위해 Toom-Cook 알고리즘을 제공한다. 본 논문에서는 ARMv8-A 환경에서 ARM/NEON을 활용하여 SABER의 Toom-Cook 알고리즘에서 평가와 보간 과정에 대한 최적화 구현 방법을 소개한다. 평가과정에서는 ARM/NEON의 효율적인 인터리빙 방법을 제안하며, 보간 과정에 서는 다양한 임베디드 환경에서 적용 가능한 최적화된 구현 방법론을 소개한다. 결과적으로 제안하는 구현은 이전 레퍼런스 구현보다 평가과정에서는 약 3.5배 보간과정에서는 약 5배 빠른 성능을 달성하였다.

Packet Switching에 의한 공중 Computer 통신망 개발 연구-제3부:KORNET NNP의 X.25 Software 설계 및 구현 (Development of a Packet-Switched Public Computer Network -PART 3:X.25 Software Design and Implementation of the KORNET NNP)

  • 최준균;김낙명;김형순;은종관;임기홍;조영종;조동호
    • 대한전자공학회논문지
    • /
    • 제23권1호
    • /
    • pp.1-9
    • /
    • 1986
  • This is the third part of the four-part paper describing the development of a packet-switched computer communication network named the KORNET. In this paper we describe the design and implementation of the X.25 protocol connecting packet mode data terminal equipments(PDTE's) with data circuit terminating equipments(DCE's). In the KORNET, the X.25 protocol has been implemented on the line processing module-A(LPMA) of the network node processor(NNP). In the implementation of X.25, we have divided the software module according to the service function, and have determined the the rules that interact between the modules. Each layer protocol has been developed using the technique of the finite state machine. Before the actual coding of softwares, we hafve used formal software development tools based on the specification and description language (SDL) and program design languate (PDL) recommended by the CCITT. In addition, for the efficient operation of the X.25 protocol system we have analyzed the system performance and the service scheduling method of each module. The results will also be given.

  • PDF