• 한국위성정보통신학회논문지
• /
• 제11권2호
• /
• pp.14-17
• /
• 2016

본 논문은 시각 장애인들을 위해 영상처리 기반의 숫자-자동 점자 변환기의 설계 및 구현에 관한 내용을 기술한다. 영상처리 기반의 숫자-점자 변환 알고리즘은 카메라로 획득한 입력 영상을 이진 영상화 한 다음, 문자 영역을 팽창과 라벨링 연산을 수행하고 저장되어 있는 문자 패턴 영상과 상호 상관도를 계산하여 해당되는 점자로 변환한다. 컴퓨터 시뮬레이션을 통하여 제안한 알고리즘을 모의실험한 결과, A4 용지에 인쇄된 숫자(0-9)에 대하여 91.8% 변환 성공률을 보여 주었고, DSP 영상처리 보드에 구현한 시제품 시험을 통하여 90% 변환 성능을 확인함으로서 구현된 숫자-자동 점자 변환기의 실용화 가능성을 확인하였다.

• Progress in Superconductivity
• /
• 제7권2호
• /
• pp.109-113
• /
• 2006

The Arithmetic Logic Unit (ALU) is a core element of a computer processor that performs arithmetic and logic operations on the operands in computer instruction words. We have developed and tested an RSFQ multi-bit ALU constructed with half adder unit cells. To reduce the complexity of the ALU, We used half adder unit cells. The unit cells were constructed of one half adder and three de switches. The timing problem in the complex circuits has been a very important issue. We have calculated the delay time of all components in the circuit by using Josephson circuit simulation tools of XIC, $WRspice^{TM}$, and Julia. To make the circuit work faster, we used a forward clocking scheme. This required a careful design of timing between clock and data pulses in ALU. The designed ALU had limited operation functions of OR, AND, XOR, and ADD. It had a pipeline structure. The fabricated 1-bit, 2-bit, and 4-bit ALU circuits were tested at a few kilo-hertz clock frequency as well as a few tens giga-hertz clock frequency, respectively. For high-speed tests, we used an eye-diagram technique. Our 4-bit ALU operated correctly at up to 5 GHz clock frequency.

• 항공우주기술
• /
• 제3권1호
• /
• pp.109-116
• /
• 2004

일반적으로 위성에 장착된 GPS 수신기는 GPS 위성으로부터 항법 신호를 받아서 위성의 위치, 시간 및 속도 정보를 제공하는 것을 주요 목적으로 하고 있다. 이러한 정보를 근거로 위성의 현재 위치정보 및 임무 수행을 위한 정보를 유도하게 된다. 2005년 발사예정인 아리랑 위성2호는 GPS 수신기에서 나오는 IPPS 신호를 위성체 각 프로세서의 기준시간으로 사용되며 DPLL, FEP회로 및 운용소프트웨어(FSW)에 의하여 동작된다. 본 논문에서는 아리랑 위성2호(KOMPSAT-2,이하 K2)의 시간동기구조에 대한 구조 및 설계에 대한 뿐 아니라 정밀도 분석 및 시험결과등 전 과정에 대한 내용을 기술하였다.

• KIEE International Transactions on Power Engineering
• /
• 제4A권3호
• /
• pp.129-133
• /
• 2004

This paper deals with the design and implementation of a TCSC (Thyristor Controlled Series Capacitor) simulator, which is a module for an analog type power system simulator. Principally, it presents configuration of controller hardware/software and its experimental results. An analog type power system simulator consists of numerous power system components, such as various types of generator models, scale-downed transmission line modules, transformer models, switches and FACTS (Flexible AC Transmission System) devices. It has been utilized for the verification of the control algorithm and the study of system characteristics analysis. This TCSC simulator is designed for 50% line compensation rate and considered for damping resister characteristic analysis. Its power rate is three phase 380V 20kVA. For hardware extendibility, its controller is designed with VMEBUS and its main CPU is TMS320C32 DSP (Digital Signal Processor). For real time control and communications, its controller is applied to the RTOS (Real Time Operation System) for multi-tasking. This RTOS is uC/OS-II. The experimental results of capacitive mode and inductive mode operations verify the fundamental operations of the TCSC.

• 대한설비공학회:학술대회논문집
• /
• 대한설비공학회 2008년도 하계학술발표대회 논문집
• /
• pp.3-9
• /
• 2008

Recently, the plant industries are being activated and plant control systems use various technologies. Because the optimized design for the plants is very important for the reducing of operation and maintenance costs, automatic control systems become more important. Plant control systems consist of the master controller, the plant networks, the programming environment for engineering, monitoring software and the field devices. The control systems should have reliability, availability and safety. Modular architecture of hardware and software makes flexible configuration of the control systems. Each component should have diagnostic functions. It follows industrial standards and makes open systems. Open systems increase accessibility against the data which is distributed in the plants. The controllers including processor and communication modules use the up-to-date technology. They have real time and fault tolerant function by duplicating processors or networks. It also enables to make the distributed control systems. The distributed architecture makes more scalable main control system. Automatic control systems can be operated with better performance. In this paper, we analyzed the requirements of the seawater desalination plants and made some consideration facts for developing the optimized controller. Also we described the design concept of the main controller, which consists of several modules. We should validate and complement the design for the reliability and better performance.

• 전산구조공학
• /
• 제2권4호
• /
• pp.69-77
• /
• 1989

최근까지만해도 유한요소 모델의 그래픽 후처리는 주로 대형컴퓨터와 이에 수반되는 고가의 도화장비에 의존할 수 밖에 없었다. 그러나 우수한 그래픽 기능을 갖춘 저렴한 소형컴퓨터의 등장에 힘입어 대단히 경제적인 후처리 그래픽 프로그램인 MICRO-POST가 개발되었다. 이 프로그램을 이용하여 무제한 요소망으로 이루어진 대형 유한요소 모델의 기하형태나 해석결과를 각종 저가의 도화장비에 호환하여 도화처리할 수 있게 되었다. 본 논문에는 도화장비의 호환을 위한 프로그램 절차와 프로그램의 구성 및 그 기능들을 기술하였다. 또한 소형컴퓨터의 메모리 용량 극복을 위한 효율적인 I/O 기법과 도화처리를 교호 작용하면서 관리할 수 있는 대화형식의 입력방식도 기술하였다. 범용 유한요소해석 프로그램에 접속시킨 이용사례를 통하여 프로그램의 효율성을 입증하였다.

• 한국지능시스템학회논문지
• /
• 제17권7호
• /
• pp.919-923
• /
• 2007

본 논문에서는 스트립의 컬러영상을 이용한 요 분석기의 개발을 제안하였다. 제안된 분석기에서 스트립의 컬러영상획득을 위해 이미지센서를 이용하였으며, 상이한 요성분에 반응하는 독립된 각 패드들의 영상을 한 번에 촬영하고, 촬영된 패드컬러를 분석하여 요성분의 측정값을 출력하는 특징을 가지도록 하였다. 특히 개발된 장치는 11개의 요 성분을 측정 분석하는 장치로 프로세서에 의하여 측정된 색상을 처리함으로써 복잡한 과정을 없앨 수 있어 빠른 동작과 가벼우며, 소형화되고, 가시적 판단 때보다 정확성을 매우 높일 수 있었다. 또한 유 무선의 통신인터페이스에 의하여 다른 검사기능을 가진 외부장비나 개인용 컴퓨터 및 의료기관이나 기타 요구하는 다른 곳으로 전송이 가능하도록 하였다.

• 대한전자공학회논문지SD
• /
• 제41권10호
• /
• pp.105-113
• /
• 2004

본 논문은 B-I (delay insensitive) 모델을 사용하는 비동기 프로세서의 메모리 동작 완료 신호 생성 회로를 제안한다. 제안된 설계 방법은 더미셀과 완료 신호 생성 회로를 이용하여 메모리의 읽기 및 쓰기 동작의 완료 신호를 생성한다. 비트라인과 메모리 셀의 지연을 고려하여 메모리를 지수적 블록 크기로 나누어 최소의 완료 신호 회로를 추가하여 D-I 모델로 동작하는 메모리를 설계하였다. 각 구역의 크기가 지수적으로 증가하도록 메모리를 분할하는 제안된 분할 알고리즘은 기존의 동일한 크기를 갖는 구역들로 메모리를 분할하는 방법에 비해 약 40% 정도 동작 지연을 개선하였다.

• 정보통신설비학회논문지
• /
• 제10권1호
• /
• pp.7-13
• /
• 2011

Matrix multiplication is a fundamental operation of linear algebra and arises in many areas of science and engineering. This paper introduces an efficient parallel matrix multiplication scheme on N ${\times}$ N mesh-connected SIMD array processor, called multiple hierarchical SIMD architecture (HMSA). The architectural characteristic of HMSA is the hierarchically structured control units which consist of a global control unit, N local control units configured diagonally, and $N^2$ processing elements (PEs) arranged in an N ${\times}$ N array. PEs are communicating through local buses connecting four adjacent neighbor PEs in mesh-torus networks and global buses running across the rows and columns called horizontal buses and vertical buses, respectively. This architecture enables HMSA to have the features of diagonally indexed concurrent broadcast and the accessibility to either rows (row control mode) or columns (column control mode) of 2D array PEs alternately. An algorithmic mapping method is used for performance evaluation by mapping matrix multiplication on the proposed architecture. The asymptotic time complexities of them are evaluated and the result shows that paralle matrix multiplication on HMSA can provide significant performance improvement.

• 전기학회논문지
• /
• 제64권3호
• /
• pp.365-369
• /
• 2015

In this paper, geographic information system(GIS) for an intelligent power distribution network was implemented with location informations acquired from automatic meter reading system, where the location informations of power line communication(PLC) modems installed at customer side were collected at data concentration units(DCUs) of headend equipment via PLC and then were transmitted to front end processor server. By displaying the connection status of the power distribution network on GIS map, operation of advanced metering infrastructure(AMI) or management of power grid system could be performed intuitionally and in real time, because the configuration state of the power grid could be easily monitored. The feasibility of the proposed system was confirmed with the especially constructed laboratory-level test bed and the verification test of the system will be carried out for a real power distribution network.