• JSTS:Journal of Semiconductor Technology and Science
• /
• 제17권4호
• /
• pp.505-513
• /
• 2017

As mobile systems are performing various functionality in the IoT (Internet of Things) era, network-on-chip (NoC) plays a pivotal role to support communication between the tens and in the future potentially hundreds of interacting modules in system-on-chips (SoCs). Owing to intensive research efforts more than a decade, NoCs are now widely adopted in various SoC designs. Especially, studies on application-specific NoCs (ASNoCs) that consider the heterogeneous nature of modern SoCs contribute a significant share to use of NoCs in actual SoCs, i.e., ASNoC connects non-uniform processing units, memory, and other intellectual properties (IPs) using flexible router positions and communication paths. Although it is not difficult to find the prior works on ASNoC synthesis and optimization, little research has addressed the issues how to convert different protocols and data widths to make a NoC compatible with various IPs. Thus, in this paper, we address important issues on ASNoC implementation to support and convert multiple interfaces. Based on the in-depth discussions, we finally introduce our FPGA-proven full-custom ASNoC.

• 전자공학회논문지
• /
• 제50권11호
• /
• pp.108-116
• /
• 2013

네트워크 온 칩(Network on Chip)의 라우터에서 사용되는 입력버퍼는 온 칩 네트워크 플로우 컨트롤 및 가상채널 구성을 통해 네트워크의 성능을 좌우하는 중요한 요소이다. 하지만 네트워크 크기 증가에 따른 입력버퍼의 면적 및 전력 소모 증가 문제가 심화됨에 따라 입력버퍼를 제거한 버퍼리스 디플렉션(Bufferless Deflection) 라우팅 기법이 등장하였다. 그러나 버퍼리스 디플렉션 라우터는 통신량이 많은 네트워크에서 성능이 급격히 감소하기 때문에 이를 해결하기 위해 소량의 사이드 버퍼(side buffer)와 디플렉션 라우팅 기법을 결합하는 연구들이 등장하였다. 이러한 기법들은 전송시간 등에 의한 단순 우선순위에 따라 출력 포트에 할당할 데이터를 결정하는 방식을 사용함으로 인해 출력포트에서의 패킷 충돌이 빈번해져 네트워크의 성능을 제한한다. 본 논문에서는 데이터의 위치 정보를 이용한 변형된 디플렉션 라우팅 기법을 제안하고 이에 부합하는 라우터 구조를 제시하였다. 모의실험 결과 제안한 방식은 기존의 사이드 버퍼를 사용하는 디플렉션 라우터에 비해 3%의 면적이 증가하지만 처리량이 12% 향상되었다.

• 한국정보통신학회논문지
• /
• 제8권8호
• /
• pp.1654-1660
• /
• 2004

본 논문은 애쉴론(Echelon)사의 LonWorks 기술을 이용하여 분산 지능 제어를 위한 LonWorks 통신 모듈 설계 및 구현에 대하여 논한다. LonWorks 통신 모듈은 하드웨어와 펌웨어(firmware)로 나눌 수 있다. 첫 번째, 하드웨어는 센서가 부착된 마이크로컨트롤러 부분과 제어와 데이터 네트워크를 함께 운용할 수 있는 LonWorks 구성요소이다. 즉, 뉴런 칩(neuron chip), 마이크로컨트롤러, 트랜시버(transceiver), LONCard로 구성되어 있다. 두 번째, 운용 펌웨어는 노드빌더(NodeBuilder) 3.0 개발 툴을 이용한 뉴런 C이다. 제작 구현된 LonWorks 통신 모듈은 LTM-10A, Gizmo 4 I/O board, 병렬 I/O 인터페이스를 이용하여 사전 테스트하였다. 그리고 필드 테스트를 위하여 마이크로컨트롤러 부분은 하이퍼터미널(HyperTerminal)을 이용하여 테스트하였고, 데이터 네트워크의 통신 절차는 윈도우즈용 LonMaker 툴을 이용하여 짧은 메시지를 송$.$수신하여 확인하였다. 이로써 LON(Local Operating Network)은 지능 디바이스를 가진 분산형 제어 기술을 사용하여 대형 제어시스템을 소형화할 수 있다.

• 한국항해항만학회:학술대회논문집
• /
• 한국항해항만학회 2022년도 추계학술대회
• /
• pp.390-391
• /
• 2022

최근 미국에서는 민간 우주개발업체인 스페이스 x가 스타링크 사업을 통해 저궤도 위성을 발사할 계획이며, 현재까지는 900여개의 위성을 발사하였다. 구체적으로는 Ku 대역과 ka 대역을 갖는 위성을 운용할 계획이며 광대역 신호의 전송을 위해 V 대역을 갖는 7518개 위성을 고도 340 km에 발사할 계획이다. 따라서, 운항중인 선박에서도 저궤도 위성을 통한 무선통신이 가능하게 되며, 다양한 솔루션이 제공될 계획이다. 본 연구에서는 3차원 결합구조를 가지는 코프레너 선로 구조에 대한 RF 특성을 연구하였으며, 이를 통해 완전집적형 해양무선통신 반도체 SoC (System on Chip)를 구현하기 위한 RF소자의 개발가능성을 검토하였다.

• 전기학회논문지P
• /
• 제63권2호
• /
• pp.81-88
• /
• 2014

In this paper, an implementation of concurrent backoff delay process on a single chip with IEEE 802.15.4 hardware and 8051 processor core that can be used for analyzing the interference on IEEE 802.15.4 channels due to WiFi traffics is studied. The backoff delay process of IEEE 802.15.4 CSMA-CA algorithm is explained. The characteristics of random number generator, timer, and CCA register included in the single chip are described with their control procedure in order to implement the process. A concurrent backoff delay process to evaluate multiple IEEE 802.15.4 channels is proposed, and a method to service the associated tasks at sequentially ordered backoff delay events occurring on the channels is explained. For the implementation of the concurrent backoff delay process on a single chip IEEE 802.15.4 hardware, the elements for the single channel backoff delay process and their control procedure are used to be extended to multiple channels with little modification. The medium access delay on each channel, which is available after execution of the concurrent backoff delay process, is displayed on the LCD of an IEEE 802.15.4 channel analyzer. The experimental results show that we can easily identify the interference on IEEE 802.15.4 channels caused by WiFi traffics in comparison with the way displaying measured channel powers.

• Molecules and Cells
• /
• 제45권2호
• /
• pp.76-83
• /
• 2022

Neurons-on-a-Chip technology has been developed to provide diverse in vitro neuro-tools to study neuritogenesis, synaptogensis, axon guidance, and network dynamics. The two core enabling technologies are soft-lithography and microelectrode array technology. Soft lithography technology made it possible to fabricate microstamps and microfluidic channel devices with a simple replica molding method in a biological laboratory and innovatively reduced the turn-around time from assay design to chip fabrication, facilitating various experimental designs. To control nerve cell behaviors at the single cell level via chemical cues, surface biofunctionalization methods and micropatterning techniques were developed. Microelectrode chip technology, which provides a functional readout by measuring the electrophysiological signals from individual neurons, has become a popular platform to investigate neural information processing in networks. Due to these key advances, it is possible to study the relationship between the network structure and functions, and they have opened a new era of neurobiology and will become standard tools in the near future.

• 대한전자공학회논문지SD
• /
• 제48권8호
• /
• pp.25-32
• /
• 2011

네트워크-온-칩(Networks-on-Chip, NoC)은 고도로 복잡해지고 있는 다중 프로세서 시스템-온-칩(Multi-Processor System-on-chip, MPSoC)에서의 버스 트래픽 문제를 해결할 핵심기술이나 전통적인 전기적 상호 연결 구조로는 머지않아 대역폭 및 전력소비 등의 한계에 직면할 것으로 예상된다. 이러한 문제를 해결하기 위해 광학적 상호연결과 전기적 상호연결을 같이 사용하는 하이브리드 광학 NoC기술이 최근 활발히 연구되고 있다. 대부분의 하이브리드 광학 NoC에서 전기적인 연결은 웜홀 스위칭(Wormhole switching)과 deterministic 알고리즘인 X-Y 라우팅 알고리즘을 사용하며, 광학적 버스 기반 데이터 전송을 위한 경로 설정 및 광학 라우터 설정을 한다. 광학적 연결에서는 서킷 스위칭(Circuit switching) 방식을 사용하며, 미리 설정된 경로 및 라우터를 이용하여 payload 데이터만 전송을 하게 된다. 그러나 기존에 발표된 하이브리드 광학 NoC같은 경우에는 한 번에 하나의 경로에서만 데이터를 전송 할 수 있다는 단점을 가지고 있어 성능 향상에 한계가 있다. 본 논문에서는 하이브리드 광학 NoC에서 동시에 여러 경로를 이용하여 데이터를 전송하기 위해 전기적인 연결에서 서킷 스위칭 방식과 적응적(adaptive) 알고리즘을 이용하는 새로운 라우팅 알고리즘을 제안하며, 적응적 알고리즘의 문제점인 livelock을 제거할 수 있는 방법 또한 제안한다. 모의실험은 전기적인 NoC, 그리고 웜홀 스위칭 방식의 기존 하이브리드 광학 NoC와 비교 수행 하였다. 그 결과 제안된 방식은 기존 하이브리드 광학 NoC에 비해 60%의 throughput 증가, 그리고 전기적 NoC와 비교했을 때 65%의 전력 감소를 보였다.

• 융합신호처리학회논문지
• /
• 제8권1호
• /
• pp.58-62
• /
• 2007

디지털 통신은 통신시스템의 구현과 모바일 화를 위해 필요하다. 모바일 화를 위한 무선 데이터 송신 그리고 수신은 이동 중 언제든지 그리고 어디 곳이든지 가능해야 한다. 모바일 통신 시스템은 소형화, 경량화 그리고 적은 소비전력으로 운영이 되어야 한다. 이러한 기술은 유비쿼터스 시대에서 모바일용 통신기기의 필수이다. 모바일 통신의 적용에서 요구되는 사항들은 다음과 같다. 첫째, 간단한 명령으로 데이터를 주고받을 수 있어야 한다. 둘째로 저 전력으로 구동되는 핸디 헬드형으로 구현되어야 한다. 셋째로 데이터 통신에 신뢰성이 있어야 한다. 이 기본적인 요구조건으로 구현된 시스템의 활용분야은 매우 다양해진다. 최근 각광 받고 있는 Car to Car 시스템에서 적용이 그 한 예이다. 이 시스템은 도로의 모든 상황을 자동차끼리 연결하여 전달해 주며 이로 인해 일어 날수 있는 여러 사고들은 막아 준다. 이러한 시스템을 신뢰성있게 구현하기 위해서는 기본적으로 디지털 데이터 통신이 필요하다. 본 논문에서는 디지털 데이터 통신을 위해서 CC1020 칩을 사용하여 통신 모뎀을 구현하였다. 이 침의 사용으로 주파수의 선택이 간결하게 되었고, 송신에서 수신 상태로 변환도 간단히 레지스터의 설정으로 가능하였다. 송신 출력도 10dBm로 통신 거리는 약 100m이다. 또한 칩의 전원이 3v의 저 전력을 사용하고, 간단한 레지스트 설정으로 송신 및 수신 상태에서 쉽게 sleeping mode 상태로 전환할 수 있었다. 결론으로 CC1020칩의 프로그램 알고리즘, MCU(Atmega128)과의 연결 회로도를 보였다. MCU와 CC1020의 연결 핀에서 중요한 파형을 그림으로 보였다. 그리고 실험에 사용된 송신부 및 수신부를 사진으로 보였으며, 이것을 이용하여 통신 수신율을 분석하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2016년도 춘계학술대회
• /
• pp.174-177
• /
• 2016

네트워크-온-칩 (Network-on-Chip, NoC)에서 임계경로 문제를 개선하기 위해 라우터에 라디오 주파수 (RF) 모듈을 집적하는 무선 네트워크-온-칩(Wireless Network-on-Chip, WNoC)은 코어와 무선 인터페이스 라우터 (Wireless Interface Router, WIR)의 매핑 정보에 따라 통신량이 많은 코어간의 임계경로가 변화하여 지연시간에 악영향을 줄 수 있다. 본 논문에서는 코어들이 서브넷을 구성하는 small world 구조 WNoC에서 지연시간을 최적화하기 위해 코어 간의 통신량을 고려한 유전알고리즘(Genetic Algorithm, GA) 기반 코어 및 WIR의 매핑 기법을 제안하였다. 제안한 기법이 통신량이 많은 코어간의 임계경로를 최적화할 수 있도록 하였다. 모의실험 결과를 통해 무작위 매핑과 비교하여 제안하는 기법이 $4{\times}4$ 메시 기반 small world 구조에서 지연시간을 평균 33% 감소시키는 것을 확인하였다.

• 한국정보통신학회논문지
• /
• 제9권6호
• /
• pp.1282-1287
• /
• 2005

수 마이크로 단위로 계측되는 반도체 COG의 불량 검사에 있어서 칩 얼라인은 검사의 정확성을 높이는데 매우 중요한 역할을 한다. 본 논문에서는 칩 얼라인의 정확성을 높이기 위해서 영역분할 패턴매칭 방법을 제안한다. 영역분할 패턴매칭 방법은 세분화 된 영역 내의 특징치들과 영역들 간의 상관관계를 비교하여 매칭된다. 그리고 불량 패턴으로 인한 매칭오류를 최소화 하기 위해서 패턴 주위의 3영역을 학습시킨다. 제안된 방법은 분할 된 영역에서 특징치를 찾기 때문에 매칭 시간을 단축시키는 효과와 정확성을 높일 수 있는 이점을 가지고 있다.