• 제목/요약/키워드: OP Amp

검색결과 215건 처리시간 0.035초

A CMOS Single-Supply Op-Amp Design For Hearing Aid Application

  • Jarng, Soon-Suck;Chen, Lingfen;Kwon, You-Jung
    • 제어로봇시스템학회:학술대회논문집
    • /
    • 제어로봇시스템학회 2005년도 ICCAS
    • /
    • pp.206-211
    • /
    • 2005
  • The hearing aids specific operational amplifier described in this paper is a single-supply, low voltage CMOS amplifier. It works on 1.3V single-supply and gets a gain of 82dB. The 0.18${\mu}m$ CMOS process was chosen to reduce the driven voltage as well as the power dissipation.

  • PDF

TFT-LCD 구동용 저소비전력 Offset 보상 데이터 드라이버 설계 (Design of a Low-power TFT-LCD Data Driver with Offset Compensation)

  • 김선영;김성중;성유창;권오경
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2003년도 하계종합학술대회 논문집 II
    • /
    • pp.915-918
    • /
    • 2003
  • 본 논문에서는 높은 슬루율을 가지고 전압편차 (offset)보상 기능을 가지면서도 전력소모가 적은 고계조 TFT-LCD 데이터 드라이버 구동용 단일이득 연산증폭기(unit gain op-amp)의 바이어스 회로 및 구동 방법을 제안하였다. 제안한 단일이득 연산증폭기는 일반적으로 사용되고 있는 전압편차 보상기능을 가진 단일이득 연산증폭기에 adaptive bias기능을 추가한 것으로써, 기존 구조에 비해 50%이상의 소비 전력 절감 효율을 보였다.

  • PDF

Cubic 비선형 저항에 의한 카오스 발진회로의 스펙트럼 (Spectrums of Chua's Oscillator Circuit with a Cubic Nonlinear Resistor)

  • 김남호
    • Journal of Advanced Marine Engineering and Technology
    • /
    • 제22권6호
    • /
    • pp.908-919
    • /
    • 1998
  • This paper describes implementation and simulation of Chua's oscillator circuits with a cubic non-linear resistor. The two-terminal nonlinear resistor NR consists of one Op Amp two multipliers and five resistors. The Chua's oscillator circuit is implemented with analog electronic devices. Period-1 limit cycle period-2 limit cycle period-4 limit cycle and spiral attractor double-scroll attractor and 2-2 window are observed experimentally from the laboratory model and simulated by computer for the presented model. Comparing the result of experiments and simulations the spectrums are satisfied.

  • PDF

스위치-연산증폭기 신호처리 시스템 구현을 위한 새로운 1.2V class-AB push-pull 출력단 회로의 설계

  • 권오준;우선보;곽계달
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2006년도 하계종합학술대회
    • /
    • pp.637-638
    • /
    • 2006
  • A novel 1.2V class-AB output stage for the SW-OpAmp technique was presented. By using current mirrors and simple current extraction circuits, the proposed circuit boosts DM signal currents while eliminates CM ones to perform class-AB operation. Hspice simulation results verify the versatility of the proposed circuit technique.

  • PDF

A Compact Cyclic DAC Architecture for Mobile Display Drivers

  • Lee, Yong-Min;Lee, Kye-Shin
    • 한국정보디스플레이학회:학술대회논문집
    • /
    • 한국정보디스플레이학회 2009년도 9th International Meeting on Information Display
    • /
    • pp.1578-1581
    • /
    • 2009
  • This work describes a power and area efficient switched-capacitor cyclic DAC for mobile display drivers. The proposed DAC can be simply implemented with one opamp two capacitors and several switches. Furthermore, the op-amp input referred offset is attenuated at the DAC output without additional offset cancellation circuitry. The operation of the cyclic DAC is verified through circuit level simulations.

  • PDF

아날로그 전류제어기를 이용한 영구자석 선형동기전동기의 추진제어 (Driving method of PMLSM by using analog current controller)

  • 김찬;이기창;송의호
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2014년도 전력전자학술대회 논문집
    • /
    • pp.120-121
    • /
    • 2014
  • 장거리 이송이 가능한 선형동기 전동기 구조를 제안하고, 수학적 모델링을 하였으며, PI제어기를 포함하는 제어알고리즘을 제안하여, 실험으로 그 결과를 확인하였다. 추진제어기의 출력은 Park's, Clake's Transformation을 이용하여 코일을 구동하는 전류 명령을 발생시켰으며 개별 코일을 독립적으로 구동하는 아날로그 전류제어기를 OP-Amp로 구현하였다. 실험결과는 속도 오차는 4 ~ 10% 이하의 결과를 얻었다.

  • PDF

14 비트 분해능을 갖는 2차 Sigma-Delta 변조기 설계를 위한 구성요소의 최대에러 허용 범위 조사 (Investigation of miximum permitted error limits for second order sigma-delta modulator with 14-bit resolution)

  • 조병욱;최평;손병기
    • 한국통신학회논문지
    • /
    • 제23권5호
    • /
    • pp.1310-1318
    • /
    • 1998
  • 저주파의 아날로그 신호를 디지털 신호로 변환하기 위해 sigma-delta 아날로그-디지털 변환기의 이용이 용이하다. 이 변환기는 변조기와 디지털 필터로 구성되는데 여기에서는 변조기에 대해 언급한다. 14비트 분해능을 갖는 2차 sigma-delta 변조기를 설계하기 위한 변조기의 구성요소 즉 연산 증폭기, 적분기, 내부 ADC 및 DAC의 최대 허용 에러 범위를 규정하였다. 이를 위하여 먼저 이상적인 변조기를 모델링하고 다음으로 변조기의 성능을 저하시키는 여러 가지 에러 요인 즉 연산증폭기의 최대 출력 제한, DC 이득, slew rate, 축전기의 불일치에 의한 적분기 이득 에러와 내부 ADC 및 DAC의 에러 등을 이상적인 모델에 적용하여 성능을 검증하였다. 이러한 에러 허용 범위에 대한 조사를 바탕으로 sigma-delta 변조기 설계 시 요구되는 구성 요소의 사양을 결정 할 수 있으며, 제조과정에서 나타나는 에러 성분에 대한 한계를 규정하여 최종 제작될 변조기의 성능을 확신 할 수 있다.

  • PDF

용량성 결합 능동 전극의 내부 잡음 분석 (A Study on Intrinsic Noise of Capacitively Coupled Active Electrode)

  • 임용규
    • 융합신호처리학회논문지
    • /
    • 제13권1호
    • /
    • pp.44-49
    • /
    • 2012
  • 간접접촉 심전도 측정(Indirect-Contact ECG)은 일상생활에서의 무구속 무자각 측정에 적합한 새로운 심전도 측정 방법이다. 간접접촉 심전도 측정 에 서 관측되는 큰 배경 잡음을 줄이기 위한 기초 연구로서, 본 연구에서는 간접 접촉 심전도에서 사용되는 용량성 결합 능동 전극(Capacitively coupled active electrode)의 열잡음(Thermal Noise) 모델을 구성하였다. 실험을 통해, 용량성 결합 능동 전극만의 배경 잡음의 크기가 열잡음 모델에서 예상한 수준과 거의 일치함을 확인하였다. 면으로 된 직물의 실제의 전기적 특성을 열잡음 모델에 적용하여, 면 위에서 측정된 간접접촉 심전도의 이론적 열잡음을 계산하였다. 이 연구를 통해, op-amp의 내부 잡음(intrinsic noise)은 저항에 의한 열잡음에 비해 무시할 수 있을 정도로 작음을 알 수 있었다. 그리고 열잡음의 크기와 능동 전극의 입력 저항간의 관계를 도출할 수 있게 되어, 능동 전극의 입력 저항의 최적 값 선정을 위한 향후 연구의 기반이 되었다.

A 0.13-㎛ Zero-IF CMOS RF Receiver for LTE-Advanced Systems

  • Seo, Youngho;Lai, Thanhson;Kim, Changwan
    • Journal of electromagnetic engineering and science
    • /
    • 제14권2호
    • /
    • pp.61-67
    • /
    • 2014
  • This paper presents a zero-IF CMOS RF receiver, which supports three channel bandwidths of 5/10/40MHz for LTE-Advanced systems. The receiver operates at IMT-band of 2,500 to 2,690MHz. The simulated noise figure of the overall receiver is 1.6 dB at 7MHz (7.5 dB at 7.5 kHz). The receiver is composed of two parts: an RF front-end and a baseband circuit. In the RF front-end, a RF input signal is amplified by a low noise amplifier and $G_m$ with configurable gain steps (41/35/29/23 dB) with optimized noise and linearity performances for a wide dynamic range. The proposed baseband circuit provides a -1 dB cutoff frequency of up to 40MHz using a proposed wideband OP-amp, which has a phase margin of $77^{\circ}$ and an unit-gain bandwidth of 2.04 GHz. The proposed zero-IF CMOS RF receiver has been implemented in $0.13-{\mu}m$ CMOS technology and consumes 116 (for high gain mode)/106 (for low gain mode) mA from a 1.2 V supply voltage. The measurement of a fabricated chip for a 10-MHz 3G LTE input signal with 16-QAM shows more than 8.3 dB of minimum signal-to-noise ratio, while receiving the input channel power from -88 to -12 dBm.

노인의 낙상 검출 시스템에 관한 연구 (A simulation on fall detection system for the elders)

  • 김동완;유종현;백승화
    • 전기전자학회논문지
    • /
    • 제17권1호
    • /
    • pp.22-28
    • /
    • 2013
  • 노인의 생활안전 사고 유형 중 가장 높은 비율을 차지하는 낙상은 50% 이상이 가정에서 발생하는 것으로 조사되었다. 또한 만 65세 이상 노인의 67.1%는 자녀와 동거를 희망하지 않으며 점점 더 독거노인의 비율은 늘어나, 낙상으로 인한 사고의 발생률은 더 높아질 것이다. 본 연구에서는 실내 바닥의 진동을 측정, 분석하여 낙상의 유무를 판별하고자 하였으며 이를 위해 피에조 필름 센서와 Op-Amp, DAQ를 이용하여 하드웨어를 구성하였다. 여기서 제안한 시스템은 바닥 진동을 측정할 수 있는 신호 처리부, 낙상 발생 시 사용자의 의식 확인을 위한 경보부로 구성하였다. 진동 신호는 k-NN분류기를 이용하여 낙상 유무를 판별한다. 실험결과, 분류기는 3.8%의 오차를 나타내어, 진동을 이용한 낙상 검출 가능성을 보여주고 있다.