• 대한금속재료학회지
• /
• 제46권9호
• /
• pp.585-592
• /
• 2008

Flip-chip bonding using Cu-Sn mushroom bumps composed of Cu pillar and Sn cap was accomplished, and the contact resistance and the thermal cycling reliability of the Cu-Sn mushroom bump joints were compared with those of the Sn planar bump joints. With flip-chip process at a same bonding stress, both the Cu-Sn mushroom bump joints and the Sn planar bump joints exhibited an almost identical average contact resistance. With increasing a bonding stress from 32 MPa to 44MPa, the average contact resistances of the Cu-Sn mushroom bump joints and the Sn planar bump joints became reduced from $30m{\Omega}/bump$ to $25m{\Omega}/bump$ due to heavier plastic deformation of the bumps. The Cu-Sn mushroom bump joints exhibited a superior thermal cycling reliability to that of the Sn planar bump joints at a bonding stress of 32 MPa. While the contact resistance characteristics of the Cu-Sn mushroom bump joints were not deteriorated even after 1000 thermal cycles ranging between $-40^{\circ}C$ and $80^{\circ}C$, the contact resistance of the Sn planar bump joints substantially increased with thermal cycling.

• 마이크로전자및패키징학회지
• /
• 제15권3호
• /
• pp.9-17
• /
• 2008

전기도금법으로 Cu 머쉬룸 범프를 형성하고 Sn 기판 패드에 플립칩 본딩하여 Cu 머쉬룸 범프 접속부를 형성하였으며, 이의 접속저항을 Sn planar 범프 접속부와 비교하였다. $19.1\sim95.2$ MPa 범위의 본딩응력으로 형성한 Cu머쉬룸 범프 접속부는 $15m\Omega$/bump의 평균 접속저항을 나타내었다. Cu머쉬룸 범프 접속부는 Sn planar범프 접속부에 비해 더 우수한 접속저항 특성을 나타내었다. 캡 표면에 $1{\sim}w4{\mu}m$ 두께의 Sn 코팅층을 전기도금한 Cu 머쉬룸 범프 접속부의 접속저항은 Sn 코팅층의 두께에 무관하였으나 캡 표면의 Sn코팅층을 리플로우 처리한 Cu머쉬룸 범프 접속부에서는 접속저항이 Sn 코팅층의 두께와 리플로우 시간에 크게 의존하였다.

• 마이크로전자및패키징학회지
• /
• 제10권4호
• /
• pp.39-46
• /
• 2003

플립칩용으로 Sn-Cu 공정 솔더 범프를 전해도금을 이용하여 제조하고 특성을 연구하였다. Si 웨이퍼 위에 UBM(Under Bump Metallization)으로 Al(400 nm)/Cu(300 nm)/Ni(400 nm)/Au(20 nm)를 전자빔 증착기로 증착하였다. 전류밀도가 1 A/d$\m^2$에서 8 A/d$\m^2$으로 증가함에 따라 Sn-Cu 솔더의 도금속도는 0.25 $\mu\textrm{m}$/min에서 2.7 $\mu\textrm{m}$/min으로 증가하였다. 이 전류밀도의 범위에서 전해도금된 Sn-Cu 도금 합금의 조성은 Sn-0.9∼1.4 wt%Cu의 거의 일정한 상태를 유지하였다. 도금 전류밀도 5 A/d$\m^2$, 도금시간 2hrs, 온도 $20^{\circ}C$의 조건에서 도금하였을 때, 기둥 직경 약 120 $\mu\textrm{m}$인 양호한 버섯 형태의 Sn-Cu 범프를 형성할 수 있었다. 버섯형 도금 범프를 $260^{\circ}C$에서 리플로우 했을 때 직경 약 140 $\mu\textrm{m}$의 구형 범프가 형성되었다. 화학성분의 균일성을 분석한 결과 버섯형 범프에서 존재하던 범프내 Sn 등 성분 원소의 불균일성은 구형 범프에서는 상당 부분 해소 되었다.

• 마이크로전자및패키징학회지
• /
• 제8권1호
• /
• pp.33-38
• /
• 2001

5인치 실리콘 기판위에 수 회 코팅기술을 이용하여 두꺼운 감광막을 얻은 후, 전기도금 법으로 솔더범프를 형성하고, 비아크기의 변화에 따른 리플로 전과, 후의 솔더범프 형성에 미치는 영향을 조사하였다. 리플로 전의 범프바닥 (bump bottom) 직경은 리플로 후에도 거의 변화가 없는 반면, 솔더범프 모양은 패턴된 비아직경 크기에 크게 의존했다. 비아직경이 클수록 높은 도금효율을 보였다. 비아직경이 작을수록 리플로 후의 범프는 리플로 전의 범프높이와 비교하여 크게 낮아졌지만, aspect ratio는 크다는 것을 알았다. 고밀도와 고aspect ratio를 갖는 범프를 얻기 위하여 비아직경과 범프피치를 줄여야하지만, 과도금 (overplating), 또는 리플로를 할 때 최인접 간 범프끼리 맞닿을 수 있기 때문에 최인접 간 범프거리 확보는 중요하다. 비아높이(film두께)를 높게 하여 과도금을 하지 않고 비아높이가지만 도금하여 과도금으로 인한 최인접 범프끼리의 맞닿음을 없애는 방법과 범프배열을 zig-zag로 하는 방법을 혼용하면 과도금, 또는 리플로를 할 때 최인접 범프 간에 맞닿는 문제는 어느 정도 해결할 수 있다.

• 마이크로전자및패키징학회지
• /
• 제7권4호
• /
• pp.23-29
• /
• 2000

사용되는 metal구분 없이 반도체 공정장비들을 사용함으로써 cross-contamination을 유발시킬 수 있다. 특히, copper(Cu)는 확산이 쉽게 되어 cross-contamination에 의해 수 ppm정도가 wafer에 오염되더라도 트랜지스터의 leakage current발생 요인으로 작용할 수 있기 때문에 Si-IC성능에 치명적인 영향을 미칠 수 있는데, Si-LSI 실험실에서 할 수 있는 공정과 Si-LSI 실험실을 나와 할 수 있는 공정으로 구분하여 최대한 Si-LSI 장비를 공유함으로써 최소한의 장비로 Cu cross-contamination문제를 해결할 수 있다. 즉, 전기도금을 할 때 전극으로 사용되어지는 TiW/Al sputtering, photoresist (PR) coating, solder bump형성을 위한 via형성까지는 Si-LSI 실험실에서 하고, 독립적인 다른 실험실에서 Cu-seed sputtering, solder 전기도금, 전극 etching, reflow공정을 하면 된다. 두꺼운 PR을 얻기 위하여 PR을 수회 도포(multiple coaling) 하고, 유기산 주석과 유기산 연의 비를 정확히 액 조성함으로서 Sn:Pb의 조성비가 6 : 4인 solder bump를 얻을 수 있었다. solder를 도금하기 전에 저속 도금으로 Cu를 도금하여, PR 표면의 Cu/Ti seed층을 via와 PR표면과의 저항 차를 이용하여 PR표면의 Cu-seed를 Cu도금 중에 etching 시킬 수 있다. 이러한 현상을 이용하여 선택적으로 via만 Cu를 도금하고 Ti층을 etching한 후, solder를 도금함으로써 저 비용으로 folder bump 높이가 60 $\mu\textrm{m}$ 이상 높고, 고 균일/고 밀도의 solder bump를 형성시킬 수 있었다.