• 정보보호학회논문지
• /
• 제30권2호
• /
• pp.179-187
• /
• 2020

FBC(Fixed-Base Comb)는 사전계산된 참조 테이블을 활용하여 ECDSA(Elliptic Curve Digital Signature Algorithm) 서명 생성의 핵심 연산인 스칼라 곱을 효율적으로 연산하는 방법이다. FBC는 비밀정보에 의존하여 테이블을 참조하고 테이블의 값은 공개되어 있기 때문에 단일파형 부채널 공격 기법인 수평상관분석(HCA, Horizontal Correlation Analysis)에 의해 그 비밀정보가 드러날 수 있다. 그러나 HCA는 통계 분석의 일종으로 하나의 스칼라 곱 파형으로부터 충분한 수의 단위 연산 파형을 얻을 수 있어야만 공격에 성공할 수 있다. ECDSA 서명 생성에 쓰이는 스칼라 곱의 경우 RSA 거듭제곱에 비해 HCA에 이용 가능한 단위 연산 파형의 수가 현저히 적어 공격에 실패할 수 있다. 본 논문에서는 FBC와 같은 참조 테이블 기반 스칼라 곱에 대하여 향상된 HCA를 제안한다. 제안하는 기법은 충돌 분석으로 중간값이 같은 단위 연산 파형을 식별함으로써 공격에 이용되는 단위 연산 파형의 수를 증가시켜 HCA의 공격 성능을 향상시킨다. 제안하는 기법은 사용된 타원곡선 파라미터의 보안 강도가 높을수록 공격 성능이 향상하는 특징이 있다.

• 대한수학교육학회지:수학교육학연구
• /
• 제27권2호
• /
• pp.249-267
• /
• 2017

3학년 1학기의 곱셈 단원에서는 2학년에서 다룬 (한 자리 수)${\times}$(한 자리 수)인 곱셈 구구를 바탕으로 (두 자리 수)${\times}$(한 자리 수)의 계산을 다룬다. 학생들은 종종 계산은 잘 하면서도 정작 계산 원리를 이해하지 못하는 경향이 있다. 이에 본 연구는 퀴즈네어 막대와 배열 모델을 활용하여 곱셈의 계산 원리를 학생들이 탐구할 수 있도록 수업을 설계하고 실행하였다. 연구결과, 대부분의 학생들은 퀴즈네어 막대와 배열 모델을 통하여 곱셈의 원리를 이해하고 이를 곱셈식으로 나타낼 수 있었으며, 특히 곱셈식을 다양하게 해결하는 과정에서 결합법칙이나 분배법칙을 자연스럽게 발견할 수 있었다. 몇몇 학생들은 처음에 모델이나 곱셈식을 표현하는 과정에서 어려움을 드러내기도 하였으나 수업이 진행됨에 따라 보다 성공적으로 수행할 수 있었다. 본 연구 결과를 토대로 수와 연산의 성질을 적용하여 곱셈의 계산 원리를 의미있게 지도할 수 있는 방안에 대한 시사점을 제공한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.711-714
• /
• 2005

We propose floating point arithmetic units for geometry operation of mobile 3D graphic processor. The proposed arithmetic units conform to the single precision format of IEEE standard 754-1985 that is a standard of floating point arithmetic. The rounding algorithm applies the nearest toward zero form. The proposed adder/subtraction unit and multiplier have one clock cycle latency, and the inversion unit has three clock cycle latency. We estimate the required numbers of arithmetic operation for Viewing transformation. The first stage of geometry operation is composed with translation, rotation and scaling operation. The translation operation requires three addition and the rotation operation needs three addition and six multiplication. The scaling operation requires three multiplication. The viewing transformation is performed in 15 clock cycles. If the adder and the multiplier have their own in/out ports, the viewing transformation can be done in 9 clock cycles. The error margin of proposed arithmetic units is smaller than $10^{-5}$ that is the request in the OpenGL standard. The proposed arithmetic units carry out operations in 100MHz clock frequency.

• 전자공학회논문지SC
• /
• 제37권4호
• /
• pp.35-41
• /
• 2000

본 논문에서는 유한체 GF(2/sup m/)상에서 두 다항식의 승산 알고리즘을 제시하였다. 이 알고리즘은 반복적인 배열로 병렬 승산을 효과적으로 실현하며, 동일한 시간에 고속 동작을 실현한다. 제시된 승산기는 승산연산부와 mod연산부, 원시 기약다항식연산부로 구성하였다. 승산연산부는 멀티플렉서, X-OR게이트, AND게이트, MUX로 구성하였으며, mod연산부는 AND게이트, X-OR게이트로 구성하였다. 또한 본 논문에서 제시한 승산에는 효과적인 파이프형을 도입하였다. 도출된 모든 승산기는 고속 동작하며, 회로 복잡성이 감소한다. 셀들의 내부결선도는 VLSI 실현에 적합하도록 규칙적으로 구성되었다.

• East Asian mathematical journal
• /
• 제30권4호
• /
• pp.509-526
• /
• 2014

The mathematics has moved toward the independence from unit. However, is this tendency also kept up in teaching and learning mathematics? This study starts from this question. We have illuminated this question in respects of a character of unit operation, an essential probability of unit operation and a didactical application of unit. As results, addition and subtraction are operations on identical objects and the result of operation does not also get out of operation's object. On the other hand, multiplication and division are operations on both identical objects and different objects. And the result of operation can generate new unit. We proposed a hypothesis which multiplication and division are transcendental operations from this analysis. The unit operation is not possible essentially. It seems only like unit operation is possible superficially by operational definition on unit. We could discuss on a didactical application of unit from above analysis. And we could deduct implications that the direction of developing mathematic does not necessarily match with the direction of teaching and learning mathematics.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2017년도 추계학술대회
• /
• pp.575-577
• /
• 2017

공개 키 암호화에서 RSA 알고리즘은 연산시간이 높은 modular 지수 연산을 사용한다. RSA의 modular 지수 연산은 반복되는 modular 곱셈을 통해 연산한다. 빠른 해독 및 암호화 속도를 가지는 높은 효율의 RSA 알고리즘을 위해 수년간 빠른 modular 곱셈 알고리즘이 연구되었다. 그러나, Montgomery 곱셈은 추가적인 피연산자(반복 루프가 있는 3개의 피연사자)에 의해 캐리 전파 지연이 발생되는 단점이 있다. 본 논문에서는 RSA 암호화 시스템의 가벼운 어플리케이션을 위한 Montgomery 곱셈의 면적을 줄이는 하드웨어 구조를 제안한다. 제안된 하드웨어 구조는 90nm 셀 라이브러리 공정에서 합성한 결과 884.9MHz에서 84k 게이트 수를 가지며, 250MHz에서 56k 게이트수를 가진다.

• 대한전자공학회논문지
• /
• 제26권4호
• /
• pp.81-87
• /
• 1989

본 논문에서는 유한체 GF($2^m$) 상에서 두 원소들의 승산을 실현하는 셀배열승산기를 제시한다. 이 승산기는 승산연산부, mod연산부, 원시기약 다항식연산부로 구성한다. 승산연산부는 AND와 XOR게이트로 설계한 기본셀의 배열을 이루며, mod연산부 역시 AND와 XOR게이트에 의한 기본셀을 배열하여 구성하였다. 원시 기약다항식 연산부는 XOR게이트들, D플립플롭 회로들과 한개의, NOT게이트를 사용하여 구성하였다. 본 논문에서 제시한 승산기는 회선경로선택의 규칙성, 간단성, 배열의 모듈성과 병발성의 특징을 가지며 특히 차수 m이 증가하는 유한체의 두 원소들의 승산에서 확장성을 가지므로 VLSI 실현에 적합하다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.813-816
• /
• 2005

In last several years, the need for the right of privacy and mobile banking has increased. The RSA system is one of the most widely used public key cryptography systems, and its core arithmetic operation IS modular multiplication. P. L. Montgomery proposed a very efficient modular multiplication technique that is well suited to hardware implementation. In this paper, the montgomery modular multiplication algorithms(CIOS, SOS, FIOS) , developed by Cetin Kaya Koc, is presented and implemented using radix-16 and Altera FPGA. Also, we undertake comparisons of power dissipation using Quatrus II PowerPlay Power Analyzer.

• 대한음성학회지:말소리
• /
• 제51호
• /
• pp.85-98
• /
• 2004

It is almost impossible to generate the sound field effect in real time with the time-domain linear convolution because of its large multiplication operation requirement. To solve this, three methods are introduced to reduce the number of multiplication operations in this paper. Firstly, the time-domain linear convolution is replaced with the frequency-domain circular convolution. In other words, the linear convolution result can be derived from that of the circular convolution. This technique reduces the number of multiplication operations remarkably, Secondly, a subframe concept is introduced, i.e., one original frame is divided into several subframes. Then the FFT is executed for each subframe and, as a result, the number of multiplication operations can be reduced. Finally, the QFT is used in stead of the FFT. By combining all the above three methods into our final the SFE generation algorithm, the number of computations are reduced sufficiently and the real-time SFE generation becomes possible with a general PC.

• 융복합기술연구소 논문집
• /
• 제9권1호
• /
• pp.1-6
• /
• 2019

Matrix multiplication is a fundamental mathematical operation that has numerous applications across most scientific fields. In this paper, we presents a parallel GPU computation algorithm for dense matrix-matrix multiplication using OpenGL compute shader, which can play a very important role as a fundamental building block for many high-performance computing applications. Experimental results on NVIDIA Quad 4000 show that the proposed algorithm runs about 208 times faster than previous CPU algorithm and achieves performance of 75 GFLOPS in single precision for dense matrices with matrix size 4,096. Such performance proves that our algorithm is practical for real applications.