• 전자통신동향분석
• /
• 제36권3호
• /
• pp.76-86
• /
• 2021

Technologies for lithium secondary batteries are now increasingly expanding to simultaneously improve the safety and higher energy and power densities of large-scale battery systems, such as electric vehicles and smart-grid energy storage systems. Next-generation lithium batteries, such as lithium-sulfur (Li-S) and lithium-air (Li-O₂) batteries by adopting solid electrolytes and lithium metal anode, can be a solution for the requirements. In this analysis of battery technology trends, solid electrolytes, including polymer (organic), inorganic (oxides and sulfides), and their hybrid (composite) are focused to describe the electrochemical performance achievable by adopting optimal components and discussing the interfacial behaviors that occurred by the contact of different ingredients for safe and high-energy lithium secondary battery systems. As next-generation rechargeable lithium batteries, Li-S and Li-O₂ battery systems are briefly discussed coupling with the possible use of solid electrolytes. In addition, Electronics and Telecommunications Research Institutes achievements in the field of solid electrolytes for lithium rechargeable batteries are finally introduced.

• 대한전자공학회논문지
• /
• 제18권3호
• /
• pp.42-51
• /
• 1981

결정방위 (100)인 단결정 P형 실리콘 기판으로 N+PP+ 태양전지를 제작하였다. 뒷면의 P+층의 형성은 940℃에서 60분간 boron nitride를 사용하는 첫번째 boron predeposition과 boron glass를 제거하지 않고 1145℃에서 3시간 동안 행하는 두번째 predeposition으로 이루어지며 boron 확산층의 어닐링은 1100℃에서 40분간 하였다. 앞면의 N+ 층의 형성은 900℃에서 7∼15분동안 POCI3 source를 사용하는 Phosphorus Predeposition으로 이루어지며 어닐링은 800℃에서 1시간 동안 dryO2분위기로 하였다 금속전극층의 형성은 Ti, Pd, Ag의 순으로 앞, 뒷면에 이들 금속들을 질공증착한 후 사진식각을 함으로써 이루어지며 이에 다시 전기도금을 하여 전체 전극층의 두께를 3∼4μm정도로 증가시켰다. 표면 광반사를 줄이기 위해 앞면에 400℃에서 silicon nitride를 입혔으며 마지막으로 550℃에서 10분간 alloy를 함으로써 금속전극의 신뢰도를 높혔다. 그 결과 제작된 면적 3.36㎠의 N+PP+ 전지들은 100mW/㎠의 인공조명하에서 단락전류 103mA, 개방전압 0.59V ,충실도 0.8을 보였다. 따라서 실제 전면적(수광면적)효율이 14.4%(16.2%)가 되어 BSF가 없는 N+P 전지의 11%전면적 변환효율에서 약3.5%의 효율이 개선되었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.431-432
• /
• 2012

In the era of 20 nm scaled semiconductor volume manufacturing, Microelectronics Manufacturing Engineering Education is presented in this paper. The purpose of microelectronic engineering education is to educate engineers to work in the semiconductor industry; it is therefore should be considered even before than technology development. Three Microelectronics Manufacturing Engineering related courses are introduced, and how undergraduate students acquired hands-on experience on Microelectronics fabrication and manufacturing. Conventionally employed wire bonding was recognized as not only an additional parasitic source in high-frequency mobile applications due to the increased inductance caused from the wiring loop, but also a huddle for minimizing IC packaging footprint. To alleviate the concerns, chip bumping technologies such as flip chip bumping and pillar bumping have been suggested as promising chip assembly methods to provide high-density interconnects and lower signal propagation delay [1,2]. Aluminum as metal interconnecting material over the decades in integrated circuits (ICs) manufacturing has been rapidly replaced with copper in majority IC products. A single copper metal layer with various test patterns of lines and vias and $400{\mu}m$ by $400{\mu}m$ interconnected pads are formed. Mask M1 allows metal interconnection patterns on 4" wafers with AZ1512 positive tone photoresist, and Cu/TiN/Ti layers are wet etched in two steps. We employed WPR, a thick patternable negative photoresist, manufactured by JSR Corp., which is specifically developed as dielectric material for multi- chip packaging (MCP) and package-on-package (PoP). Spin-coating at 1,000 rpm, i-line UV exposure, and 1 hour curing at $110^{\circ}C$ allows about $25{\mu}m$ thick passivation layer before performing wafer level soldering. Conventional Si3N4 passivation between Cu and WPR layer using plasma CVD can be an optional. To practice the board level flip chip assembly, individual students draw their own fan-outs of 40 rectangle pads using Eagle CAD, a free PCB artwork EDA. Individuals then transfer the test circuitry on a blank CCFL board followed by Cu etching and solder mask processes. Negative dry film resist (DFR), Accimage$^{(R)}$, manufactured by Kolon Industries, Inc., was used for solder resist for ball grid array (BGA). We demonstrated how Microelectronics Manufacturing Engineering education has been performed by presenting brief intermediate by-product from undergraduate and graduate students. Microelectronics Manufacturing Engineering, once again, is to educating engineers to actively work in the area of semiconductor manufacturing. Through one semester senior level hands-on laboratory course, participating students will have clearer understanding on microelectronics manufacturing and realized the importance of manufacturing yield in practice.

• 한국산학기술학회논문지
• /
• 제19권5호
• /
• pp.184-189
• /
• 2018

최근에 안전기준과 환경규제 강화의 증대로 인해, 차체의 경량화에 대한 연구가 지속적으로 증가하고 있다. 고강도강의 응용은 가장 보편화 된 차체 경량화의 효과적인 방법 중에 하나이다. TWB(Tailor Welded Blank)는 다양한 두께와 용접을 사용하여 부분적인 강도와 경량화를 만족시키는 주요한 공법으로 활용되고 있다. 그러나 추가적인 용접공정으로 인해 판재간의 용접성이 중요하고 용접부에 대한 품질관리가 중요하다. 이점을 개선하기 위해, TRB(Tailor Rollded Blank)공법이 제안되었다. TRB는 롤러 압력을 조절하여 판재의 두께를 다르게 하고, 용접을 사용하는 TWB 공법보다 추가적인 용접공정이 없기 때문에 생산 비용적인 측면에서 훨씬 더 효율적이다. 본 연구에서는 Blank의 압연 영향을 조사하기 위해 스탬핑용 고강도강 TRB 판재의 성형성을 분석하였다. 성형성을 분석하기 위해, TRB 판재에서 0.8 mm, 1 mm의 두께를 갖는 부분을 채취하여 시험하였다. 시편에 새겨진 그리드마킹의 변형도를 분석하여 변형률을 조사하였고, 0.8 mm와 1.0 mm의 두께를 갖는 TRB 시편으로 Erichsen 시험을 한 후에 FE분석을 활용하여 성형성과 고유진동수를 비교하였다.

• 대한전자공학회논문지SD
• /
• 제47권11호
• /
• pp.1-5
• /
• 2010

본 논문에서는 외팔보 배열 구조를 가지는 MEMS 테스트 소켓을 SOI 웨이퍼를 이용하여 개발하였다. 외팔보는 연결부분의 기계적 취약점을 보완하기 위해 모서리가 둥근 형태를 가지고 있다. 측정에 사용 된 BGA IC 패키지는 볼 수 121개, 피치가 $650{\mu}m$, 볼 직경 $300{\mu}m$, 높이 $200{\mu}m$ 을 가지고 있다. 제작된 외팔보는 길이 $350{\mu}m$, 최대 폭 $200{\mu}m$, 최소 폭 $100{\mu}m$, 두께가 $10{\mu}m$인 곡선 형태의 외팔보이다. MEMS 테스트 소켓은 lift-off 기술과 Deep RIE 기술 등의 미세전기기계시스템(MEMS) 기술로 제작되었다. MEMS 테스트 소켓은 간단한 구조와 낮은 제작비, 미세 피치, 높은 핀 수와 빠른 프로토타입을 제작할 수 있다는 장점이 있다. MEMS 테스트의 특성을 평가하기 위해 deflection에 따른 접촉힘과 금속과 팁 사이의 저항과 접촉저항을 측정하였다. 제작된 외팔보는 $90{\mu}m$ deflection에 1.3 gf의 접촉힘을 나타내었다. 신호경로저항은 $17{\Omega}$ 이하였고 접촉저항은 평균 $0.73{\Omega}$ 정도였다. 제작된 테스트 소켓은 향 후 BGA IC 패키지 테스트에 적용 가능 할 것이다.

• 대한기계학회논문집A
• /
• 제41권5호
• /
• pp.361-366
• /
• 2017

컴퓨팅 아키텍처와 응용 소프트웨어 기술의 발달로 최근에는 근사가 아닌 실제 물리계 모사라는 컴퓨터 시뮬레이션의 궁극 목표가 현실 이슈로 대두되고 있다. 본 논문에서는 미국 정부 주도 슈퍼컴퓨팅 기반 다물리 시뮬레이션 사업의 결과물로 나온 일리노이 대학의 일리노이 록스타라는 유체-구조-연소 연성 해석툴을 활용하여 충격파관 내의 금속판의 미소 시간 운동을 전산모사하고 기존 실험, 해석들과 비교하는 연구를 수행하였다. 전산유동해석은 정렬격자를 기반으로 하였고 구조해석은 대변형 선형탄성을 가정하였다. 또한 강한 연계 시간적분법이 적용된 알고리즘의 고도화로 인해 충격파 내 금속패널에 관한 높은 수준의 실험-계산 상관성을 보였다. 본 연구의 제한적인 검증연구를 확장하여 해석환경 내 추가 모듈들의 검증작업들과 코드개선을 통해 오픈소스 기반 연구개발 도구로서 활용할 예정이다.

• 자원환경지질
• /
• 제56권3호
• /
• pp.331-341
• /
• 2023

지구통계 기법을 기반으로 토양오염지도를 작성하는 경우 예측 오차가 발생하며 이에 영향을 미치는 다양한 원인이 존재한다. 본 연구에서는 정규 크리깅을 활용하여 폐광산지역의 토양 내 중금속 농도 샘플링 데이터로부터 격자형 기반의 토양오염지도를 작성하였다. 해당 지도의 예측 오차에 영향을 미친다고 판단된 5개 인자를 선정하고, Leave-one-out 기법을 기반으로 인자의 옵션과 설정값의 변화에 따른 예측값과 실측값 간의 평균제곱근오차(root mean square error, RMSE) 변화를 분석하였다. 이후 머신러닝 알고리즘을 이용하여 RMSE에 영향을 미치는 상위 3개 인자를 도출하였다. 그 결과, Standard interpolation에서는 Variogram Model, Minimum Neighbors, Anisotropy 인자가 RMSE에 가장 큰 영향을 미치는 것으로 분석되었다. 베리오그램 모델에서는 Spherical 모델이 가장 낮은 RMSE를 보였으며, Minimum Neighbors는 3에서 최젓값을 보인 후 값이 증가함에 따라 증가하였다. Anisotropy의 경우 이방성을 고려하지 않는 것이 더 적합한 것으로 나타났다. 본 연구에서는 지구통계와 머신러닝의 복합 활용을 통해 지역 규모에서 높은 신뢰성을 갖는 토양오염지도를 작성할 수 있었고, 적은 수의 토양 샘플링 데이터의 보간 작업 시 어떠한 요인들이 큰 영향을 미치는지 파악할 수 있었다.

• 한국신재생에너지학회:학술대회논문집
• /
• 한국신재생에너지학회 2010년도 추계학술대회 초록집
• /
• pp.53.2-53.2
• /
• 2010

In this study, we focused on our specialized electrode process for Si back-contact crystalline solar cell. It is different from other well-known back-contact cell process for thermal aspect and specialized process. In general, aluminum makes ohmic contact to the Si wafer and acts as a back surface reflector. And, silver is used for low series resistance metal grid lines. Aluminum was sputtered onto back side of wafer. Next, silver is directly patterned on the wafer by screen printing. The sputtered aluminum was removed by wet etching process after rear silver electrode was formed. In this process, the silver paste must have good printability, electrical property and adhesion strength, before and after the aluminum etching process. Silver paste also needs low temperature firing characteristics to reduce the thermal budget. So it was seriously collected by the products of several company of regarding low temperature firing (below $250^{\circ}C$) and aluminum etching endurance. First of all, silver pastes for etching selectivity were selected to evaluate as low temperature firing condition, electrical properties and adhesive strength. Using the nano- and micron-sized silver paste, so called hybrid type, made low temperature firing. So we could minimize the thermal budget in metallization process. Also the adhesion property greatly depended on the composition of paste, especially added resin and inorganic additives. In this paper, we will show that the metallization process of back-contact solar cell was realized as optimized nano-paste characteristics.

• ETRI Journal
• /
• 제24권4호
• /
• pp.290-298
• /
• 2002

We present, for the first time, a prototype active-matrix field emission display (AMFED) in which an amorphous silicon thin-film transistor (a-Si TFT) and a molybdenum-tip field emitter array (Mo-tip FEA) were monolithically integrated on a glass substrate for a novel active-matrix cathode (AMC) plate. The fabricated AMFED showed good display images with a low-voltage scan and data signals irrespective of a high voltage for field emissions. We introduced a light shield layer of metal into our AMC to reduce the photo leakage and back channel currents of the a-Si TFT. We designed the light shield to act as a focusing grid to focus emitted electron beams from the AMC onto the corresponding anode pixel. The thin film depositions in the a-Si TFTs were performed at a high temperature of above 360°C to guarantee the vacuum packaging of the AMC and anode plates. We also developed a novel wet etching process for $n^+-doped$ a-Si etching with high etch selectivity to intrinsic a-Si and used it in the fabrication of an inverted stagger TFT with a very thin active layer. The developed a-Si TFTs performed well enough to be used as control devices for AMCs. The gate bias of the a-Si TFTs well controlled the field emission currents of the AMC plates. The AMFED with these AMC plates showed low-voltage matrix addressing, good stability and reliability of field emission, and good light emissions from the anode plate with phosphors.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.306.1-306.1
• /
• 2016

ZnO semiconductor material has been widely utilized in various applications in semiconductor device technology owing to its unique electrical and optical features. It is a promising as solar cell material, because of its low cost, n-type conductivity and wide direct band gap. In this work ZnO/Si heterojunctions were fabricated by using pulsed laser deposition. Vacuum chamber was evacuated to a base pressure of approximately $2{\times}10^{-6}Torr$. ZnO thin films were grown on p-Si (100) substrate at oxygen partial pressure from 5mTorr to 40mTorr. Growth temperature of ZnO thin films was set to 773K. A pulsed (10 Hz) Nd:YAG laser operating at a wavelength of 266 nm was used to produce a plasma plume from an ablated a ZnO target, whose density of laser energy was $10J/cm^2$. Thickness of all the thin films of ZnO was about 300nm. The optical property was characterized by photoluminescence and crystallinity of ZnO was analyzed by X-ray diffraction. For fabrication ZnO/Si heterojunction diodes, indium metal and Al grid patterns were deposited on back and front side of the solar cells by using thermal evaporator, respectively. Finally, current-voltage characteristics of the ZnO/Si structure were studied by using Keithly 2600. Under Air Mass 1.5 Global solar simulator with an irradiation intensity of $100mW/cm^2$, the electrical properties of ZnO/Si heterojunction photovoltaic devices were analyzed.