• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2001년도 추계학술발표논문집 (상)
• /
• pp.685-688
• /
• 2001

고속 I/O 를 갖는 Loosely coupled 다중 프로세서 시스템은 데이터의 처리 성능 향상과 I/O 집중화에 따른 병목 현상을 줄여줄 수 있다. 이 때 프로세서간의 데이터 전송에 사용되는 공유메모리는 그 구성과 이용 방법에 따라 시스템의 성능에 많은 영향을 미친다. 본 연구에서는 공유메모리의 사용 방법을 비동기, 메일박스를 통한 인터럽트 전달 인지 방식으로, I/O 사용방법을 고속 이더넷(IEEE 802.3u)으로 한 시스템 모델에서 다중 프로세서 시스템 구성에 필요한 공유메모리의 최적 사용량을 입출력 데이터의 Bandwidth와 Burstness관점에서 실험을 통해 분석하였다.

• 한국콘텐츠학회논문지
• /
• 제9권9호
• /
• pp.41-50
• /
• 2009

기존의 미들웨어 시스템은 유선 환경을 중심으로 개발되었기 때문에 미들웨어 및 관련 응용 프로그램들의 규모 또는 운용성이 크다. 따라서 이동 단말의 CPU 및 메모리 등 하드웨어 자원의 취약성과 네트워크의 낮은 대역폭을 가진 무선 이동성 환경에 적용하기 어렵다는 문제가 발생한다. 본 논문은 이러한 문제점을 극복하기 위해서 미들웨어 응용 및 실행 단위가 모바일 환경에 적합하게 최소 및 최적화되고 이동시에도 끊어짐 없는 서비스를 제공하기 위한 경량 모바일 미들웨어 시스템인 "LightMware"시스템을 설계 및 제안한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2016년도 추계학술대회
• /
• pp.762-764
• /
• 2016

ECQV(Elliptic Curve Qu-Vanstone)는 ECC(Elliptic Curve Cryptography) 기반의 묵시적 인증서(implicit certificate)를 생성하는 방법으로서 기존에 사용되던 명시적 인증서에 비해 크기가 작고 빠르기 때문에 메모리가 충분하지 않거나 대역폭이 작은 제한된 통신환경에서 유용하게 사용 될 수 있다. 또한, Butterfly key expansion 알고리즘은 하나의 공개키를 사용하여 여러 개의 인증서를 발급할 수 있도록 지원하는 방법이다. 본 연구에서는 기존 ECQV에 Butterfly key expansion 알고리즘을 적용하여, 추후 자동차 통신 환경에서 유용하게 사용될 수 있는 인증서 발급 방법을 제안한다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송∙미디어공학회 2018년도 하계학술대회
• /
• pp.100-101
• /
• 2018

본 논문에서는 8bit 영상으로 복원하여 메모리 사용량을 줄이는 HEVC 10bit bitstream 의 복호화 방법을 제안한다. 제안하는 방법은 10bit HEVC 비트스트림을 양자화 과정에서 10bit 양자화 계수로 변환하고 이후에 8bit 복호화를 진행하여 메모리 사용량을 절반만 사용하는 복호화를 수행한다. 실험 결과는 제안하는 방법을 적용하였을 때, 10bit 비트스트림의 기존 복호화 방법을 원본으로 PSNR 을 비교하였다. 그 결과 Y, U, V 각각 평균 32.79dB, 39.87dB, 39.79dB 을 보인다.

• 한국멀티미디어학회논문지
• /
• 제25권5호
• /
• pp.676-684
• /
• 2022

As realistic media are widespread in various image processing areas, image or video compression is one of the key technologies to enable real-time applications with limited network bandwidth. Generally, image or video compression cause the unnecessary compression artifacts, such as blocking artifacts and ringing effects. In this study, we propose a Deep Residual Channel-attention Network, so called DRCAN, which consists of an input layer, a feature extractor and an output layer. Experimental results showed that the proposed DRCAN can reduced the total memory size and the inference time by as low as 47% and 59%, respectively. In addition, DRCAN can achieve a better peak signal-to-noise ratio and structural similarity index measure for compressed images compared to the previous methods.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2020년도 추계학술발표대회
• /
• pp.92-95
• /
• 2020

나날이 커져가는 데이터 처리량의 수요를 충족시키기 위한 방법의 하나로 수십개의 코어와 여러 채널의 고대역폭 메모리를 탑재한 프로세서가 상위 슈퍼컴퓨터 시스템에 도입되어 사용되고 있다. 이러한 Scale-out 방식은 성능 한계를 크게 끌어올릴 수 있지만 제대로 된 작업 배분이 되지 않았을 때 성능이 떨어질 가능성이 있다. 본 연구에서는 인텔 KNL 프로세서의 고성능 온칩 메모리의 성능 벤치마크를 진행하여 병목 현상이 실제로 존재함을 확인하였다. 또한 이런 성능 저하 패턴을 찾아내고 원인을 분석하여 향후의 시스템에서 이러한 문제를 최소화하기 위해서 하드웨어, 시스템 소프트웨어 수준에의 보완 방안을 제안한다.

• 전자통신동향분석
• /
• 제39권3호
• /
• pp.1-12
• /
• 2024

As the demand for high-performance semiconductors, such as chips for artificial intelligence and high-bandwidth memory devices, increases along with the limitations of ultrafine processing technology in the semiconductor in-line process, advanced packaging becomes an increasingly important breakthrough technology for further improving semiconductor performance. Major countries, including Korea, the United States, Taiwan, and China, and large companies are strengthening their technological industry capabilities through the development of advanced packaging technology and policy support. Nevertheless, Korea has a lower level of development of related technologies by approximately 66% compared with the most advanced countries. Therefore, we aim to discover the needs for an advanced packaging research and development (R&D) policy through written expert interviews and importance satisfaction analysis. As a result, various implications for R&D policy directions are suggested to strengthen the technological capabilities and R&D ecosystem of the Korean advanced packaging technology.

• 한국전자파학회논문지
• /
• 제21권7호
• /
• pp.761-768
• /
• 2010

본 논문에서는 주파수 체배 방식을 이용하여 고해상도 영상 레이더의 광대역 파형 생성을 위한 효율적인 기법에 대한 연구를 수행하였다. 또한 직교 변조기와 주파수 체배기를 사용한 첩 변조 파형의 대역폭 확장시 발생되는 3차 혼변조 성분에 의한 스펙트럴 재성장에 대한 근본적인 원인을 분석하였다. 또한 직교 변조기의 진폭 및 위상 불균형 오차에 대한 요구 조건을 시뮬레이션을 통하여 정의하였다. 이와 같은 해석을 통하여 임펄스 응답 특성인 거리 방향 해상도, PSLR(Peak Sidelobe Ratio) 및 ISLR(Integrated Sidelobe Ratio) 특성이 악화되는 것을 최소화시킬 수 있었다. 주파수 체배기와 메모리 맵 방식을 사용한 광대역 파형 발생장치가 제작되었으며, 진폭과 위상 오차를 최소화시킴으로써 생성된 SAR 파형의 부엽에서 발생되는 스펙트럴 재성장 성분을 최소화 시키는 보상 기법이 제시되었다. 직교 변조기의 I 및 Q 채널간의 불균형 특성을 조절함으로써, 반송파 레벨을 －28.7 dBm에서 －53.4 dBm으로 억압할 수 있었으며, S-대역에서 150 MHz 대역폭의 첩 변조 파형을 X-대역에서 600 MHz 대역폭으로 성공적으로 확장시켰다. 또한 부엽에서 발생한 스펙트럴 재성장 성분들을 대략 8~9 dB 정도 줄일 수 있었다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제14권4호
• /
• pp.369-377
• /
• 2008

최근 이더넷 기술은 기가비트급의 대역폭을 넘어서 10 기가비트급으로 빠른 속도로 발전하고 있다. 이러한 고속 네트워크 환경에서는 호스트 CPU가 운영체제내의 TCP/IP를 처리하는 기존의 방식은 호스트 CPU에 많은 부하를 야기하며, 그 결과 실제 수행되어야 할 사용자 응용 프로그램에 충분한 컴퓨팅 파워를 제공하지 못한다. 이러한 문제점의 해결을 위해 네트워크 어댑터에서 TCP/IP를 처리하도록 하는 TCP/IP Offload Engine(TOE)이 연구되고 있다. 본 논문에서는 TOE를 위한 고성능의 경량 TCP/IP를 구현하였으며, 이를 임베디드 시스템에 실제 적용하여 검증 및 실험을 수행하였다. 본 논문에서 구현한 고성능의 경량 TCP/IP는 기존 TCP/IP의 기본적인 기능들인 흐름제어, 혼잡제어, 재전송, 지연 ACK, Out-of-Order 패킷처리 등을 지원한다. 또한 본 논문에서 구현한 고성능의 경량 TCP/IP는 기가비트 이더넷 MAC에서 하드웨어적으로 지원하는 TCP segmentation offload(TSO), Checksum offload(CSO), 인터럽트 coalescing 기능 둥을 이용하도록 구현하였다. 그리고 데이타를 전송할 때, 호스트 사용자 메모리에서 네트워크 어댑터의 메모리로 데이타를 복사하는 부하를 제거하였다. 또한 재전송해야 할 경우를 대비해 전송한 데이타에 대한 복사본을 네트워크 어댑터의 메모리에 저장하는 방법을 개선하여 지연시간 및 대역폭 성능을 향상시켰다. 본 논문에서 구현한 고성능의 경량 TCP/IP를 이용한 소프트웨어 기반 TOE는 6% 이하의 호스트 CPU 사용률과 453Mbps의 최대 대역폭을 보인다.

• 대한전자공학회논문지TC
• /
• 제40권11호
• /
• pp.51-62
• /
• 2003

본 논문에서는 역추적 비터비 디코더의 순서적 역방향 상태천이 제어에 의한 새로운 생존 메모리 제어와 복호기법을 제안한다. 비터비 알고리즘은 채널오류의 검출과 정정을 위한 부호기의 상태를 추정해서 복호하는 최우추정 복호기법이다. 이 알고리즘은 심볼간 간섭의 제거나 채널등화 등 디지털 통신의 광범위한 분야에 응용되고 있다. 반복연산의 과정을 내포하고 있는 비터비 디코더에서 처리속도의 향상과 함께 VLSI 칩 설계시 점유면적의 삭감을 통한 칩 사이즈의 축소 및 소비전력의 저감 등을 달성하기 위해서는 새로운 구조의 ACS 및 생존 메모리 제어에 관한 연구가 요구되고 있다. 이를 해결하기 위한 하나의 방안으로, 본 논문에서는 역추적 기법에 의한 복호과정에서 역방향 상태천이의 연속적인 제어에 의한 자동 복호 알고리즘을 제안한다. 제안방식은 기존의 방법에 비해 전체 메모리 사용량이 적을 뿐만 아니라 구조가 간단하다. 또한, 메모리 억세스 제어를 위한 주변 회로구성이 필요 없고, 메모리 억세스를 위한 대역폭을 줄일 수 있어 칩 설계시 area-efficiency가 높고 소비전력이 적어지는 특성이 있다 시스톨릭 어레이 구조 형태를 갖는 병렬처리 구성과, 채널잡음을 포함한 수신 데이터로부터의 복호와 구체적인 응용 시스템에 적용한 결과를 제시한다.