• 제목/요약/키워드: MOS structure

검색결과 174건 처리시간 0.024초

Dual Gate Emitter Switched Thyristor의 전기적 특성 (Electrical Characteristics of the Dual Gate Emitter Switched Thyristor)

  • 김남수;이응래;최지원;김영석;김경원;주변권
    • 한국전기전자재료학회논문지
    • /
    • 제18권5호
    • /
    • pp.401-406
    • /
    • 2005
  • Two dimensional MEDICI simulator is used to study the electrical characteristics of Dual Gate Emitter Switched Thyristor. The simulation is done in terms of the current-voltage characteristics with the variations of p-base impurity concentrations and current flow. Compared with the other power devices such as MOS Controlled Cascade Thyristor(MCCT), Conventional Emitter Switched Thyristor(C-EST) and Dual Channel Emitter Switched Thyristor(DC-EST), Dual Gate Emitter Switched Thyristor(DG-EST) shows to have tile better electrical characteristics, which is the high latch-up current density and low forward voltage-drop. The proposed DG-EST which has a non-planer u-base structure under the floating N+ emitter indicates to have the better characteristics of latch-up current and breakover voltage in spite of the same turn-off characteristics.

Charge trapping characteristics of the zinc oxide (ZnO) layer for metal-oxide semiconductor capacitor structure with room temperature

  • 표주영;조원주
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
    • /
    • pp.310-310
    • /
    • 2016
  • 최근 NAND flash memory는 높은 집적성과 데이터의 비휘발성, 낮은 소비전력, 간단한 입, 출력 등의 장점들로 인해 핸드폰, MP3, USB 등의 휴대용 저장 장치 및 노트북 시장에서 많이 이용되어 왔다. 특히, 최근에는 smart watch, wearable device등과 같은 차세대 디스플레이 소자에 대한 관심이 증가함에 따라 유연하고 투명한 메모리 소자에 대한 연구가 다양하게 진행되고 있다. 대표적인 플래시 메모리 소자의 구조로 charge trapping type flash memory (CTF)가 있다. CTF 메모리 소자는 trap layer의 trap site를 이용하여 메모리 동작을 하는 소자이다. 하지만 작은 window의 크기, trap site의 열화로 인해 메모리 특성이 나빠지는 문제점 등이 있다. 따라서 최근, trap layer에 다양한 물질을 적용하여 CTF 소자의 문제점을 해결하고자 하는 연구들이 진행되고 있다. 특히, 산화물 반도체인 zinc oxide (ZnO)를 trap layer로 하는 CTF 메모리 소자가 최근 몇몇 보고 되었다. 산화물 반도체인 ZnO는 n-type 반도체이며, shallow와 deep trap site를 동시에 가지고 있는 독특한 물질이다. 이 특성으로 인해 메모리 소자의 programming 시에는 deep trap site에 charging이 일어나고, erasing 시에는 shallow trap site에 캐리어들이 쉽게 공급되면서 deep trap site에 갇혀있던 charge가 쉽게 de-trapped 된다는 장점을 가지고 있다. 따라서, 본 실험에서는 산화물 반도체인 ZnO를 trap layer로 하는 CTF 소자의 메모리 특성을 확인하기 위해 간단한 구조인 metal-oxide capacitor (MOSCAP)구조로 제작하여 메모리 특성을 평가하였다. 먼저, RCA cleaning 처리된 n-Si bulk 기판 위에 tunnel layer인 SiO2 5 nm를 rf sputter로 증착한 후 furnace 장비를 이용하여 forming gas annealing을 $450^{\circ}C$에서 실시하였다. 그 후 ZnO를 20 nm, SiO2를 30 nm rf sputter로 증착한 후, 상부전극을 E-beam evaporator 장비를 사용하여 Al 150 nm를 증착하였다. 제작된 소자의 신뢰성 및 내구성 평가를 위해 상온에서 retention과 endurance 측정을 진행하였다. 상온에서의 endurance 측정결과 1000 cycles에서 약 19.08%의 charge loss를 보였으며, Retention 측정결과, 10년 후 약 33.57%의 charge loss를 보여 좋은 메모리 특성을 가지는 것을 확인하였다. 본 실험 결과를 바탕으로, 차세대 메모리 시장에서 trap layer 물질로 산화물 반도체를 사용하는 CTF의 연구 및 계발, 활용가치가 높을 것으로 기대된다.

  • PDF

계층화된 매크로-펨토셀 망에서 QoE를 지원하기 위한 자원할당 방법 (Resource Allocation to Support QoE in Hierarchical Macrocell-Femtocell Networks)

  • 이기성;이종찬
    • 한국산학기술학회논문지
    • /
    • 제17권12호
    • /
    • pp.708-715
    • /
    • 2016
  • 매크로-펨토셀이 중첩된 환경에서 멀티미디어 서비스의 QoE를 보장하는 것은 5G 이동통신을 위한 중요한 문제이다. 이동 단말기가 이동 시 서비스 연속성을 지원하기 위해서는 종단 간 협상 정보에 근거하여 사용자의 QoE를 보장할 수 있는 운영 구조가 필요하다. 또한 멀티미디어 서비스의 연속성은 지연에 영향 받기 때문에 QoE 요구 사항을 효과적으로 유지하기 위한 자원 관리 방법이 필요하다. 본 연구에서는 서로 다른 특성을 갖는 멀티미디어 서비스의 QoE를 지원하기 위하여 4 부류의 자원 관리 방법을 제안한다. 이를 위하여 QoE 구조가 제안되고 QoE를 지원하기 위하여 전용으로 자원을 운용하는 방법을 제안한다. 제안된 방법을 통하여 음성, 영상, 데이터 서비스 등 자원할당 요구 사항이 서로 다른 멀티미디어 서비스의 QoE을 지원할 수 있다. Outage 확률과 데이터 처리율을 성능척도로 하여 수행된 시뮬레이션을 수행하고 결과를 분석한다. Outage 확률과 데이터 처리량을 성능척도로 하여 수행된 시뮬레이션 결과에 의하면 제안된 방안이 기존 방안에 비하여 더 우수한 성능을 가짐이 확인된다.

공동체 학습 프로그램의 환경교육적 실현 -야마기시, 핀드혼 공동체와 동사섭 프로그램을 중심으로- (Environmental Education Program in Small Planning Community -In Cases of yamagiscism Village, Findhorn & Dongsasup Program-)

  • 김태경
    • 한국환경교육학회지:환경교육
    • /
    • 제9권1호
    • /
    • pp.72-89
    • /
    • 1996
  • Environmental problem and eco-crisis don't mean pollution itself any more, although general people have believed that environmental problems can be resolves by removing pollution. The mos important is environmental problems are linked with social structure which individualism, rationalism is extremely prevailed in the market oriented capitalism society, so public value is ignored especially. In the point of environmental education, this is very important because environmental education is not completed through schooling process, such s class learning, discussion. observation etc, but in the our practical life itself. This means that environmental education can be done by changing of lifestyle anywhere we live, and anytime. But any places governed our social life are polluted by efficiency pursuiting individualism in market oriented capitalism society. So environmental education can't hold the water in this system, in the aspect that we can't stimulate feelings of the student and general people, getting to public resource value and harmony with nature by throwing individual mind away. It is big problem. In this field, I have thought the unique space and social structure which can be used as environmental education place is small-planning community, such as Kibbutz in Israel, educational community Finhorn in Scotland, harmony community Yamagicism Village in Japan and DURE in Korea etc. For the research of this educational possibility in these small community, I visited and investigated immediately, and confirmed. In this thesis, I insist that the training process and practical life experience in this community themselves are good environmental education. So, in case of YAMAGICISM in Japan and FINDHORN in Scotland, DONGSASUP program in Korea, I introduce these small community environmental- education program.

  • PDF

CMOS공정 기반의 고속-저 전압 BiCMOS LVDS 구동기 설계 (The Design of CMOS-based High Speed-Low Power BiCMOS LVDS Transmitter)

  • 구용서;이재현
    • 전기전자학회논문지
    • /
    • 제11권1호통권20호
    • /
    • pp.69-76
    • /
    • 2007
  • 본 논문에서는 CMOS 공정기반의 BiCMOS LVDS 구동기를 설계하여 고속 I/O 인터페이스에 적용하고자 한다. 칩 면적을 줄이고 LVDS 구동기의 감내성을 향상시키기 위해 lateral 바이폴라 트랜지스터를 설계하여 LVDS 구동기의 바이폴라 스위칭으로 대체하였다. 설계된 바이폴라 트랜지스터는 20가량의 전류이득을 지니며, 설계된 LVDS 드라이버 셀 면적은 $0.01mm^2$로 설계되었다. 설계된 LVDS 드라이버는 1.8V의 전원 전압에서 최대 2.8Gb/s의 데이터 전송속도를 가진다. 추가적으로 ESD 현상을 보호하기 위해 새로운 구조의 ESD 보호 소자를 설계하였다. 이는 SCR구조에서 PMOS, NMOS의 턴-온 특성을 이용 낮은 트리거링 전압과 래치 업 현상을 최소화 시킬 수 있다. 시뮬레이션 결과 2.2V의 트리거링 전압과 1.1V의 홀딩 전압을 확인할 수 있었다.

  • PDF

Star-formation Properties of High-redshift (z~1) Galaxy Clusters Connected to the Large-scale Structure

  • Lee, Seong-Kook;Im, Myungshin;Hyun, Minhee;Park, Bomi;Kim, Jae-woo;Kim, Dohyung;Kim, Yongjung
    • 천문학회보
    • /
    • 제42권2호
    • /
    • pp.40.2-40.2
    • /
    • 2017
  • At local, majority of galaxies in the dense environment, such as galaxy cluster, are red and quiescent with little star-formation (SF) activity. However, a different picture emerges as we go to high redshift: (1) there exist non-negligible fraction of galaxies still forming stars actively even in dense environment, and (2) there is a significant cluster-by-cluster variation in the SF properties, such as quiescent galaxy fraction. In this presentation, we show the results of our study about the variation of quiescent galaxy fraction among high-redshift (z~1) galaxy clusters, based on the multi-object spectroscopic (MOS) observation with IMACS on the Magellan telescope. Our main result is that galaxy clusters which are connected with significant large-scale structure (LSS), well beyond the cluster scale, are more active in their SF activity, i.e., the quiescent galaxy fraction for these clusters is lower compared to the clusters which are detached from LSS.

  • PDF

Low-temperature crystallization of high-dielectric (Ba,Sr)$TiO_3$ thin films for embedded capacitors

  • Cho, Kwang-Hwan;Kang, Min-Gyu;Kang, Chong-Yun;Yoon, Seok-Jin
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2010년도 춘계학술회의 초록집
    • /
    • pp.21-21
    • /
    • 2010
  • (Ba,Sr)$TiO_3$ (BST) thin film with a perovskite structure has potential for the practical application in various functional devices such as nonvolatile-memory components, capacitor, gate insulator of thin-film transistors, and electro-optic devices for display. Normally, the BST thin films derived from sol-gel and sputtering are amorphous or partially crystalline when processed below $600^{\circ}C$. For the purpose of integrating BST thin film directly into a Si-based read-out integrated circuit (ROIC), it is necessary to process the BST film below $400^{\circ}C$. The microstructural and electrical properties of low-temperature crystallized BST film were studied. The BST thin films have been fabricated at $350^{\circ}C$ by UV-assisted rapidly thermal annealing (RTA). The BST films are in a single perovskite phase and have well-defined electrical properties such as high dielectric constant, low dielectric loss, low leakage current density, and high breakdown voltage. Photoexcitation of the organics contained in the sol-gel-derived films by high-intensity UV irradiation facilitates elimination of the organics and formation of the single-crystalline phase films at low temperatures. The amorphous BST thin film was transformed to a highly (h00)-oriented perovskite structure by high oxygen pressure processing (HOPP) at as low as $350^{\circ}C$. The dielectric properties of BST film were comparable to (or even better than) those of the conventionally processed BST films prepared by sputtering or post-annealing at temperature above $600^{\circ}C$. When external pressure was applied to the well-known contractive BST system during annealing, the nucleation energy barrier was reduced; correspondingly, the crystallization temperature decreased. The UV-assisted RTA and HOPP, as compatible with existing MOS technology, let the BST films be integrated into radio-frequency circuit and mixed-signal integrated circuit below the critical temperature of $400^{\circ}C$.

  • PDF

비냉각 열상장비용 $64\times64$ IRFPA CMOS Readout IC (A $64\times64$ IRFPA CMOS Readout IC for Uncooled Thermal Imaging)

  • 우회구;신경욱;송성해;박재우;윤동한;이상돈;윤태준;강대석;한석룡
    • 전자공학회논문지C
    • /
    • 제36C권5호
    • /
    • pp.27-37
    • /
    • 1999
  • 비냉각 열상장비의 핵심 부품으로 사용되는 InfraRed Focal Plane Array(IRFPA)용 CMOS ReadOut IC (ROIC)를 설계하였다. 설계된 ROIC는 64×64 배열의 Barium Strontium Titanate(BST) 적외선 검출기에서 검출되는 신호를 받아 이를 적절히 증폭하고 잡음제거 필터링을 거쳐 pixel 단위로 순차적으로 출력하는 기능을 수행하며, 검출기 소자와의 임피던스 매칭, 저잡음 및 저전력 소모, 검출기 소자의 pitch 등의 사양을 만족하도록 설계되었다. 검출기 소자와 전치 증폭기 사이의 임피던스 매칭을 위해 MOS 다이오드 구조를 기본으로 하는 새로운 회로를 고안하여 적용함으로써 표준 CMOS 공정으로 구현이 가능하도록 하였다. 또한, tunable 저역통과 필터를 채용하여 신호대역 이상의 고주파 잡음이 제거되도록 하였으며, 단위 셀 내부에 클램프 회로를 삽입하여 출력신호의 신호 대 잡음비가 개선되도록 하였다. 64×64 IREPA ROIC는 0.65-㎛ 2P3M (double poly, tripple metal) N-Well CMOS 공정으로 설계되었으며, 트랜지스터, 커패시터 및 저항을 포함하여 약 62,000여개의 소자로 구성되는 코어 부분의 면적은 약 6.3-{{{{ { mm}_{ } }}}}×6.7-{{{{ { mm}_{ } }}}}이다.

  • PDF

SONET 통신 시스템을 위한 $8{\sim}10.9$ GHz 저 위상 잡음과 넓은 튜닝 범위를 갖는 새로운 구조의 LC VCO 설계 ([ $8{\sim}10.9$ ]-GHz-Band New LC Oscillator with Low Phase-Noise and Wide Tuning Range for SONET communication)

  • 김성훈;조효문;조상복
    • 대한전자공학회논문지SD
    • /
    • 제45권1호
    • /
    • pp.50-55
    • /
    • 2008
  • 본 논문에서는 $0.35-{\mu}m$ CMOS 공정을 이용 $8{\sim}10.9$ GHz 밴드를 갖는 새로운 구조의 LC VCO를 설계 제안하였다. 이 회로 구성은 LC 탱크 기반의 전형적인 NMOS, PMOS cross-coupled 쌍을 병렬로 구성한 새로운 구조로 상보적인 NMOS와 PMOS 꼬리 전류와 같은 MOS cross-coupled쌍과 출력 버퍼로 구성하였다. 본 논문에서 제시한 구조로 설계된 LC VCO는 8GHz에서 10.9GHz까지로 29%의 증가된 튜닝 범위와 6.48mV의 낮은 전력소모를 가지는 것을 확인하였고 이의 core size는 $270{\mu}m{\times}340{\mu}m$, 시뮬레이션을 통한 VCO의 위상잡음은 1MHz와 10MHz offset에서 각각 -117dBc/Hz와 -137dBc/Hz이다. FOM은 10GHz의 중심 주파수으로 부터 1MHz offset에서 -189dBc/Hz를 가진다. 제안한 설계방법은 10Gb/s급의 클럭과 데이터 복원회로 그리고 SONET 통신응용에 매우 유용하다.

자동 크기 조절 회로와 Switched LC tank를 이용한 집적화된 저위상 잡음 다중 대역 0.13-um CMOS 전압 제어 발진기 (A Fully-Integrated Low Phase Noise Multi-Band 0.13-um CMOS VCO using Automatic Level Controller and Switched LC Tank)

  • 최재원;서철헌
    • 대한전자공학회논문지TC
    • /
    • 제44권1호
    • /
    • pp.79-84
    • /
    • 2007
  • 본 논문에서는 자동 크기 조절 회로 (Automatic Level Controller_ALC)와 switched LC tank를 이용한 집적화된 저위상 잡음 다중 대역 CMOS 전압 제어 발진기를 제안하였다. 제안된 전압 제어 발진기는 0.13-um CMOS 공정으로 설계되었다. Switched LC tank는 MOS 스위치를 이용하여 스위칭되는 한 쌍의 캐패시터와 두 쌍의 인덕터로 설계되었다. 이 구조를 이용하여 4개의 대역 (2.986 ${\sim}$ 3.161, 3.488 ${\sim}$ 3.763, 4.736 ${\sim}$ 5.093, 그리고 5.35 ${\sim}$ 5.887 GHz) 동작이 하나의 전압 제어 발진기를 통하여 이루어졌다. 1.2 V의 공급 전압을 갖는 전압 제어 발진기는 각각 2.986 GHz에서 -118.105 dBc/Hz @ 1 MHz, 5.887 GHz에서 -113.777 dBc/Hz @ 1 MHz의 위상 잡음을 갖는다. 줄어든 위상 잡음은 가장 넓은 주파수 조절 범위인 2.986 ${\sim}$ 5.887 GHz에서 대략 -1 ${\sim}$ -3 dBc/Hz @ 1 MHz이다. 전압 제어 발진기는 전체 주파수 대역에서 4.2 mW ${\sim}$ 5.4 mW의 전력을 소모한다.