• 대한전자공학회논문지SD
• /
• 제45권11호
• /
• pp.13-20
• /
• 2008

본 논문에서는 1.8YV 12-bit 10MSPS CMOS A/D 변환기 (ADC)를 제안한다. 제안하는 ADC 는 12-bit의 고해상도를 구현하기 위해 even folding 기법을 이용한 Folding/Interpolation 구조로 설계하였다. ADC의 전체 구조는 2단으로 구성된 Folding/Interpolation 구조로써, 각각의 folding rate (FR)은 8을 적용하였고, interpolation rate (IR)은 $1^{st}$ stage 에서 8, $2^{nd}$ stage 에서 16을 적용하여 설계함으로써 고해상도를 만족시키기 위한 최적의 구조를 제안하였다. 또한 SNR 을 향상시키기 위하여 Folding/Interpolation 구조 자체를 cascaded 형태로 설계하였으며, distributed track and hold를 사용하였다. 제안하는 ADC는 $0.18{\mu}m$ 1-poly 4-metal n-well CMOS 공정을 사용하여 제작되었다. 시제품 ADC 는 측정결과 10MSPS 의 변환속도에서 약 46dB의 SNDR 성능특성을 보이며, 유효 칩 면적은 $2000{\mu}m{\times}1100{\mu}m$의 면적을 갖는다.

• 한국시뮬레이션학회논문지
• /
• 제24권3호
• /
• pp.55-60
• /
• 2015

본 논문은 RUP (Relational Unified Process) 모델을 사용한 SBA (simulation-based acquisition)의 효과도를 분석하기 위한 환경을 제시하고 있다. RUP 모델이 갖는 4개의 각 단계는 요구사항 분석, 설계, 개발 및 테스트 모든 단계를 포함할 수 있다. RUP 모델을 적용할 경우 소프트웨어 개발을 각 단계에서 반복되는 개발의 형태로 명시할 수 있다. 이러한 모델의 특성은 국방 영역의 획득에 적절하게 활용할 수 있게 한다. 본 논문에서는 RUP 모델과 V프로세스 모델의 관계를 제시하여 국방획득의 적용성을 제시하였다. 특히, 이러한 이론을 기반으로 하여 어떻게 사용자 인터페이스를 개발 운용할 수 있는지를 제시하였다.

• 전기전자학회논문지
• /
• 제24권3호
• /
• pp.859-866
• /
• 2020

본 논문에서는 2.9 V ~ 5.6V의 넓은 입력 전압 범위를 가지는 웨어러블 AMOLED용 2-채널 DC-DC 변환기를 설계한다. 양전압 V_POS는 과도한 입력전압이 인가된다 하더라도 정상 출력 전압을 생성되는 OPC를 내장하고, 경부하 효율을 제고하기 위한 SPWM-PWM 듀얼모드 및 파워 트랜지스터 3-분할을 적용한 부스트 변환기로 설계한다. 음전압 V_NEG는 전력 효율을 높이기 위해 0.5x 인버팅 차지펌프를 이용해 설계한다. 제안된 DC-DC 변환기는 0.18-㎛ BCDMOS 공정으로 설계하였다. DC-DC 변환기는 2.9V~5.6V의 입력 전압에 대해 4.6V의V_POS와 -0.6V~-2.3V의 V_NEG 전압을 생성한다. 또한 1mA~70mA 부하전류에서 49%~92%의 전력효율과 최대 20mV의 출력 리플을 가졌다.

• 한국정보통신학회논문지
• /
• 제22권2호
• /
• pp.330-337
• /
• 2018

본 논문은 열전압변환기와 교류측정표준을 사용하여 10Hz에서 50MHz 대역의 감쇠기 평탄도 특성을 1kHz를 기준으로 분석하는 기법을 제안하였다. 제안된 기법은 TVC를 사용하여 측정 주파수별 감쇠기의 입력전압을 1kHz와 동일하게 공급한 후, 교류측정표준에서 지시되는 전압 변화량으로 감쇠기의 평탄도 특성분석을 수행하였다. 감쇠기 평탄도 특성분석의 결과는 1dB에서 70dB까지 최대 $866{\mu}V/V$의 불확도로 측정이 가능하며, 기존 회로망 측정방법을 사용한 2.31mV/V 보다 약 37%의 불확도가 감소된 것을 확인하였다. 향상된 감쇠기 평탄도 특성 값은 교류측정표준의 저전압 2.2V에서 2.2mV까지 주파수 평탄도 교정에 적용할 수 있다.

• 한국조명전기설비학회지:조명전기설비
• /
• 제11권1호
• /
• pp.14-23
• /
• 1997

본 논문에서는 154[㎸] 가공송전손로의 주변에서 발생하는 극저주파 영역(ELF)의 전장의 측정 분석한 결과에 대해서 기술하였다. 상용주파수와 같은 저주파 성분의 검출을 위한 3차원 평행평판형 전장센서를 제작하였으며, IEEE에서 추천하는 실험방법을 적용하여 교정실험을 수행한 바 제작된 전계측정장치의 주파수 대역은 7[Hz]에서 2.7[MHz]이고, 응답 감도는 0.094[mV/V/m]이었다. 154[㎸] 2회선 가공송전선로 아래에서 전장의 실측 실험을 수행하고, 그 결과를 분석하였다, 가공송전선 아래에서의 전장의 분포는 주변의 금속 물체 때문에 비대칭 형상을 나타내었으며 그리고 최대 전계의 세기는 3[㎸/m]이하이었다. 본 연구에서는 측정 결과는 관련 여러 국제기관의 제한 권고치를 만족시키고 있다.

• 대한전자공학회논문지SD
• /
• 제48권6호
• /
• pp.25-32
• /
• 2011

본 논문에서는 휴대기기를 위한 고효율 전류구동방식의 DC-DC 벅 변환기를 제안한다. 제안된 전류구동방식의 DC-DC 컨버터는 파워스위치의 전도손실을 최소화하는 적응형 사구간 제어기법을 적용하여 부하전류에 따라 효율을 2~5%이상 향상시킨다. 설계된 DC-DC 벅 변환기는 0.35${\mu}m$ CMOS공정을 이용하여 칩으로 제작 되었으며, 전체 칩의 크기는 0.97$mm^2$이다. 제작된 칩의 입력전압범위는 2.5V~3.3V이고, 출력전압은 1.8V이며 리플전압은 10mV이하로 나타내고 있다. 최대 500mA의 부하 전류에서 구동할 수 있도록 설계 하였고, 200mA에서 최대 93%의 전력효율을 나타내고 있다.

• 전기전자학회논문지
• /
• 제8권2호
• /
• pp.172-180
• /
• 2004

본 논문에서는 다치 논리회로를 구현하는 방식 중 전압 모드 방식에서 $neuron(\nu)MOS$ Down-literal circuit(DLC)의 다중 문턱전압 성질을 이용하여 유한체 $GF(3^m)$상에서 모든 항의 계수가 존재하는 기약 다항식에 대한 승산 알고리즘(AOTP)을 적용한 병렬 입-출력 모듈 구조의 승산기의 회로를 제안하였다. 3치 입력 신호가 인가되는 승산기는 뉴런모스 DLC를 이용하여 모듈화되고, 모듈에서 변환된 3치 입력 신호를 Pass 게이트를 통해서 선택하는 방식으로 승산 및 가산 게이트를 구현하였다. 설계된 승산기의 회로들은 +3V의 단일 공급 전원에서 $0.35{\mu}m$ N-well double-poly four-metal CMOS 공정의 모델 파라미터를 사용하여 모의실험이 수행되었다. 모의실험 결과를 통하여 승산기는 샘플링 레이트가 3MHz, 소비전력은 $4{\mu}W$, 출력은 ${\pm}0.1V$이내의 전압레벨을 유지하는 것을 알 수 있다.

• 대한전자공학회논문지SD
• /
• 제38권2호
• /
• pp.95-102
• /
• 2001

Nano-scale의 게이트 길이를 가지는 MOSFET소자는 접합 깊이가 20∼30㎚정도로 매우 얕은 소스/드레인 확장 영역을 필요로 한다. 본 연구에서는 As₂/sup +/ 이온의 10keV이하의 낮은 에너지 이온 주입과 RTA(rapid thermal annealing)공정을 적용하여 20㎚이하의 얕은 접합 깊이와 1.O㏀/□ 이하의 낮은 면저항 값을 가지는 n/sup +/-p접합을 구현 하였다. 이렇게 형성된 n/sup +/-p 접합을 nano-scale MOSFET소자 제작에 적용 시켜서 70㎚의 게이트 길이를 가지는 NMOSFET을 제작하였다. 소스/드레인 확장 영역을 As₂/sup +/ 5keV의 이온 주입으로 형성한 100㎚의 게이트 길이를 가지는 NMOSFET의 경우, 60mV의 낮은 V/sub T/(문턱 전압감소) 와 87.2㎷의 DIBL (drain induced barrier lowering) 특성을 확인하였다. 10/sup 20/㎝/sup -3/이상의 도핑 농도를 가진 abrupt한 20㎚급의 얕은 접합, 그리고 이러한 접합이 적용된 NMOSFET소자의 전기적 특성들은 As₂/sup +/의 낮은 에너지의 이온 주입 기술이 nano-scale NMOSFET소자 제작에 적용될 수 있다는 것을 제시한다.

• 한국식품위생안전성학회지
• /
• 제38권6호
• /
• pp.449-456
• /
• 2023

본 논문은 적은 농도로 존재하는 Vibrio parahaemolyticus를 6시간이내에 10⁶ CFU/mL까지 신속하게 배양가능한 배지인 Rapid Enrichment Broth for V. parahaemolyticus(REB-V)를 개발하여 V. parahaemolyticus를 신속하게 검출할 수 있도록 하였다. Modified Gompertz model과 RSM를 활용하여 V. parahaemolyticus를 신속하게 증균할 수 있도록 첨가 성분을 최적화하였다. 그 결과 2%(w/v) NaCl BPW에 D-(+)-mannose 0.3 g/L, L-valine 0.2 g/L, magnesium sulfate 0.2 g/L를 첨가하였을 때 V. parahaemolyticus의 증균량이 최대였다. REB-V의 배양조건을 pH 7.84와 37℃으로 최적화하였으며, 2%(w/v) NaCl BPW와 비교하여 REB-V의 증균 효율을 확인하기 위해 7시간 증균을 통해 증균량을 평가하였다. 또한 매시간마다 배양액에서 DNA를 추출하였고, 추출한 DNA로 real-time PCR을 수행하여 REB-V의 분자진단법 적용가능성을 확인하였다. 그 결과 7시간 동안 2%(w/v) NaCl BPW에서 V. parahaemolyticus는 5.452±0.151 Log CFU/mL까지 증균되었고, REB-V에서는 7.831±0.323 Log CFU/mL의 V. parahaemolyticus가 증균되었다. 최종적으로 REB-V에서 6시간 이내에 10⁶ CFU/mL 이상으로 증균된 것을 확인하였고, REB-V의 증균속도가 2%(w/v) NaCl BPW보다 빠르고 같은 시간 내의 증균량이 2%(w/v) NaCl BPW보다 많았음을 통해 REB-V의 증균효율이 우수한 것으로 확인되었다.

• 한국컴퓨터정보학회:학술대회논문집
• /
• 한국컴퓨터정보학회 2020년도 제61차 동계학술대회논문집 28권1호
• /
• pp.57-58
• /
• 2020

본 논문은 영상분할 기법 중 DeepLab V3+를 적용하여 초음파 영상속에서 특정 장기, 혹은 기관을 발견하고자한다. 그와 동시에 찾아진 Object의 area를 mIOU 기반으로 초음파 영상속에서의 DeepLab V3+의 성능을 확인하고자 한다.