• 대한전자공학회논문지SD
• /
• 제46권2호
• /
• pp.24-30
• /
• 2009

본 논문에서는 3GPP(Third Generation Partnership Project) Release 7 eHSPA(High Speed Packet Access for Evolution) UE(User Equipment) FDD(Frequency Division Duplex) 규격을 만족하는 단말 모뎀의 FPGA(Field Programmable Gate Array) 플랫폼 설계 및 이를 기반으로 한 효율적인 검증 방법에 대해 제안한다. 구현된 FPGA 모뎀 플랫폼은 물리 계층 지원을 위한 모뎀 보드, MCU(Micro Controller Unit)와 DSP(Digital Signal Processor) 코어로 구성되어 모뎀 보드를 제어를 위한 제어 보드, 그리고 RF(Radio Frequency) 및 기타 장비 접속을 위한 주변장치(Peripheral) 보드 등으로 구성된다. 그리고 검증 단계는 하드웨어-소프트웨어 연동 상관 정도에 따라 단순 기능 검증, 시나리오 검증 그리고 호 처리 및 시스템 성능 검증 등으로 규정화하여 진행되었고, 실제 구현적인 측면으로 저 전력 SoC(System On a Chip)를 위한 에뮬레이션 검증 기법도 제안한다.

• 한국정보통신학회논문지
• /
• 제22권6호
• /
• pp.895-902
• /
• 2018

건물에 의한 에너지 소비량은 미국 및 일본 등 선진국에서는 전체 국가 에너지 소비량의 40%에 육박하고 있으며, 우리나라에서도 전체 에너지 소비량의 24%를 차지하고 있는 것으로 보고되고 있다. 빌딩에서 HVAC (Heating, Ventilation, and Air conditioning)은 필요 열량에 따라 냉각 유량을 자유롭게 제어할 수 없기 때문에 에너지가 효율적으로 사용되지 않고 있다. 따라서 에너지 절감 밸브를 사용함으로써 유량을 필요한 열량만큼 제어하여 에너지를 절감할 수 있다. 본 논문에서는 에너지 절감 밸브를 개발하기 위한 기본적인 상태를 정의하고 저전력, 고 가성비의 PIC 프로세서 기반의 빌딩 에너지 절감 밸브용 제어 및 감시 보드를 개발한다. 설계된 보드는 온도차 측정을 위한 2개의 온도 값과 유량 값 및 계산된 열량에 관한 정보를 실시간으로 디스플레이 및 전송한다. 개발된 제어 감시 보드는 향후 밸브의 상태를 실시간으로 파악하거나 해상용 밸브 등을 개발하는 데 유용하게 사용될 것이다.

• KIEE International Transactions on Power Engineering
• /
• 제5A권2호
• /
• pp.116-124
• /
• 2005

This paper presents an application of the parallel Genetic Algorithm-Tabu Search (GA- TS) algorithm, and that is to search for an optimal solution of a reconfiguration in distribution systems. The aim of the reconfiguration of distribution systems is to determine the appropriate switch position to be opened for loss minimization in radial distribution systems, which is a discrete optimization problem. This problem has many constraints and it is very difficult to solve the optimal switch position because of its numerous local minima. This paper develops a parallel GA- TS algorithm for the reconfiguration of distribution systems. In parallel GA-TS, GA operators are executed for each processor. To prevent solution of low fitness from appearing in the next generation, strings below the average fitness are saved in the tabu list. If best fitness of the GA is not changed for several generations, TS operators are executed for the upper 10$\%$ of the population to enhance the local searching capabilities. With migration operation, the best string of each node is transferred to the neighboring node after predetermined iterations are executed. For parallel computing, we developed a PC-cluster system consisting of 8 PCs. Each PC employs the 2 GHz Pentium IV CPU and is connected with others through switch based rapid Ethernet. To demonstrate the usefulness of the proposed method, the developed algorithm was tested and is compared to a distribution system in the reference paper From the simulation results, we can find that the proposed algorithm is efficient and robust for the reconfiguration of distribution system in terms of the solution quality, speedup, efficiency, and computation time.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2002년도 춘계종합학술대회
• /
• pp.257-260
• /
• 2002

차세대 블록 암호 표준인 AES(Advanced Encryption Standard) Rijndael(라인달) 암호 프로세서를 설계하였다. 라운드 변환블록 내부에 서브 파이프라인 단계를 삽입하여 현재 라운드의 후반부 연산과 다음 라운드의 전반부 연산이 동시에 처리되도록 하였으며, 이를 통하여 암.복호 처리율이 향상되도록 하였다. 라운드 처리부의 주요 블록들이 암호화와 복호화 과정에서 하드웨어 자원을 공유할 수 있도록 설계함으로써, 면적과 전력소비가 최소화되도록 하였다. 128-b/192-b/256-b의 마스터 키 길이에 대해 라운드 변환의 전반부 4 클록 주기에 on-the-fly 방식으로 라운드 키를 생성할 수 있는 효율적인 키 스케줄링 회로를 고안하였다. Verilog HDL로 모델링된 암호 프로세서는 Xilinx FPGA로 구현하여 정상 동작함을 확인하였다. 0.35-$\mu\textrm{m}$ CMOS 셀 라이브러리로 합성한 결과, 약 25,000개의 게이트로 구현되었으며, 2.5-V 전원전압에서 220-MHz 클록으로 동작하여 약 520-Mbits/sec의 성능을 갖는 것으로 예측되었다.

• 정보처리학회논문지A
• /
• 제14A권1호
• /
• pp.55-62
• /
• 2007

모바일 기기와 같이 배터리에 의존적인 시스템에서 사용되는 임베디드 프로세서는 총 소모 전력의 많은 부분을 캐시에서 소모한다. 본 논문에서는 임베디드 프로세서용 고성능 선인출 데이터캐시의 저전력화 방안을 연구하였다. 고성능 선인출 데이터캐시에서 메모리 참조명령의 수행에 앞서 참조예측의 결과로 발생하는 선인출 명령은 캐시 적중률을 높여 메모리 참조 시간을 단축하는 반면 선인출 명령의 수에 비례하여 전력 소모가 증가한다. 본 논문에서는 선인출 데이터캐시에 태그이력표(tag history table)를 구비하여 병렬태그탐색을 최소화함으로써 전력 소모를 줄이는 캐시 구조를 제안하였다. 실험을 통해 확인한 결과 제안한 데이터캐시 구조가 기존 데이터캐시 구조에 비하여 수행 시간과 전력 소모를 모두 줄일 수 있음을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제39권11호
• /
• pp.33-43
• /
• 2002

차세대 블록 암호 표준인 AES (Advanced Encryption Standard Rijndael(라인달) 암호 프로세서를 설계하였다. 라운드 변환블록 내부에 서브 파이프라인 단계를 삽입하여 현재 라운드의 후반부 연산과 다음 라운드의 전반부 연산이 동시에 처리되도록 하였으며, 이를 통하여 ${\cdot}$ 복호 처리율이 향상되도록 하였다. 라운드 처리부의 주요 블록들이 암호화와 복호화 과정에서 하드웨어 자원을 공유할 수 있도록 설계함으로써, 면적과 전력소모가 최소화되도록 하였다. 128-b/192-b/256-b의 마스터 키 길이에 대해 라운드 변환의 전반부 4 클록 주기에 on-the-fly 방식으로 라운드 키를 생성할 수 있는 효율적인 키 스케줄링 회로를 고안하였다. Verilog HDL로 모델링된 암호 프로세서는 Xilinx FPGA로 구현하여 정상 동작함을 확인하였다. 0.35-${\mu}m$ CMOS 셀 라이브러리로 합성한 결과, 약 25,000 개의 게이트로 구현되었으며, 2.5-V 전원전압에서 220-MHz 클록으로 동작하여 약 520-Mbits/sec의 성능을 갖는 것으로 예측되었다.

• 대한전자공학회논문지SP
• /
• 제45권3호
• /
• pp.103-110
• /
• 2008

이 논문에서는 8K/2K-Point FFT Radix-4 알고리즘을 CORDIC 연산을 이용하여 효율적으로 나비연산 구조를 설계할 수 있음을 보였다. 즉 CORDIC 연산을 사용하여 cosine 과 sine 값을 저장하지 않고 4개의 복소 곱셈연산을 효과적으로 수행할 수 있음을 보였다. 제안된 CORDIC 나비연산기 구조를 Verilog HDL 코딩으로 구현한 결과, 기존의 승산기를 사용한 나비연산기 구조와 비교하여 36.9%의 cell area 감소 효과를 보였다. 또한 전체 8K/2K-point Radix-4 FFT 구조의 Verilog-HDL 코딩을 기존의 승산기를 사용한 구조의 코딩과 비교한 결과, 11.6%의 cell area 감소효과를 볼 수 있었다. 따라서 제안된 FFT 구조는 DMB용 OFDM 모뎀과 같은 큰 크기의 FFT에 효율적으로 사용될 수 있는 구조임을 보였다.

• 한국인터넷방송통신학회논문지
• /
• 제9권4호
• /
• pp.39-45
• /
• 2009

최근 무선 모바일 컴퓨팅 응용 기술과 휴대용 모바일 단말장치 개발 기술의 급속한 발전과 더불어, 요즈음 가장 각광을 받는 이 분야의 이슈는 무선 모바일 애드 혹 네트워크 환경에서의 온라인 게임의 설계에 관한 것이다. 모바일 컴퓨팅 환경에서의 온라인 게임은 이동 단말들이 갖는 제약들: 즉, 낮은 성능의 프로세서, 극히 제한적인 메모리 공간, 무선 기반의 적은 통신 대역폭과 한정된 배터리 파워 등의 제한으로 인해 본격 온라인 게임 개발에 많은 제약이 따른다. 따라서 지금까지의 대부분의 모바일 게임들은 온라인이나 멀티플레이 기능에 매우 제한적이다. 본 논문에서는 많은 제약을 갖는 이동 단말을 기반으로 모바일 컴퓨팅 환경에서 다수의 사용자들이 멀티플레이가 가능한 온라인 MMORPG를 설계하고 구현하였다. 제안한 온라인 게임은 Blutooth를 이용하여 국부적으로 무선 모바일 애드혹 네트워크를 클라이언트들 간에 일시적으로 구축하고 MMORPG 게임을 온라인으로 수행할 수 있도록 설계하였으며, 또한 이들 간의 멀티플레이를 지원한다.

• 한국전자통신학회논문지
• /
• 제6권3호
• /
• pp.381-387
• /
• 2011

광범위한 지역의 센서들로부터 데이터를 획득, 제어, 감시 등을 수행하는 계측제어기는 중앙 제어실과 유기적 관계를 유지한다. 그러므로 계측제어기는 유선망보다 무선망이 효율적이다. 그러나 무선망을 이용하게 되면 외부로부터 안전성에 커다란 문제가 발생된다. 그러므로 본 논문은 계측제어기의 네트워크 효율성을 증대시키기 위하여 계측제어 무선망에 적합한 MS-WP 암호시스템을 제안하였다. 제안된 MS-WP 암호시스템을 칩 레벨로 구현하여 모의실험을 수행한 결과, AES 알고리즘에 비하여 130% 처리율 증가 및 시스템 효율이 2배 증가됨을 확인하였다. 제안된 MS-WP 암호시스템은 보안성을 증대시키며 저전력화가 가능하고 처리속도가 빨라 계측제어기에 적합할 것이라 사료된다.

• 한국정보통신학회논문지
• /
• 제25권12호
• /
• pp.1859-1867
• /
• 2021

자율주행차량을 위해 다수의 LiDAR 센서가 차량에 탑재되고 있으며, 다수의 LiDAR 센서가 탑재됨에 따라 이를 전처리해줄 시스템이 요구되었다. 이러한 전처리 시스템을 거쳐 메인 프로세서에 센서의 데이터를 전달하거나 이를 처리할 경우 막대한 데이터양에 의해 전송 네트워크에 부하를 야기하고 이를 처리하는 메인 프로세서에도 상당한 부하를 야기하게 된다. 이러한 부하를 최소화하고자 LiDAR 센서의 데이터 중 프레임 간 데이터 비교를 통해 의미 있는 데이터만을 전송하고자 한다. 움직이는 객체가 없는 정적인 실험 환경과 센서의 시야각 내에서 사람이 움직이는 동적 실험환경에서 최대 4대의 LiDAR 센서의 데이터를 처리하였을 때, 정적 실험 환경일 경우 232,104 bytes에서 26,110 bytes로 약 89.5% 데이터 전송량을 줄일 수 있었으며, 동적 실험 환경일 경우 29,179 bytes로 약 88.1%의 데이터 전송량을 감축할 수 있었다.