• 정보처리학회논문지D
• /
• 제19D권4호
• /
• pp.281-292
• /
• 2012

스마트 폰과 같은 모바일 기기에서 동작하는 응용 소프트웨어는 제한된 배터리 용량으로 인하여 안정적인 서비스를 지속적으로 제공하는데 어려움을 갖는다. 과거에는 배터리의 수명을 연장 시키거나 소모전력이 적은 하드웨어 장치들을 개발하는 것으로 모바일 기기의 소모전력을 관리하였다. 그러나 시스템에 탑재되는 소프트웨어가 복잡해짐에 따라 소프트웨어에 대한 소모전력 분석 연구도 관심을 갖게 되었다. 이러한 연구들 중에서 모델 기반의 소모전력 분석은 코드가 개발되기 이전에 미리 소모전력을 분석하고, 분석 결과를 기반으로 소프트웨어를 개발한다는 측면에서 소모전력 감소를 위한 하나의 중요한 전략으로 인식되어 오고 있다. 따라서 본 논문에서는 소프트웨어의 행위 모델인 UML의 상태기계(State Machine) 다이어그램을 이용하는 소모전력 분석 기법을 제안한다. 제안하는 분석기법은 상태기계 다이어그램을 페트리 넷으로 변환하고, 이의 시뮬레이션을 통해 소모전력을 예측하게 된다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 심포지엄 논문집 정보 및 제어부문
• /
• pp.483-484
• /
• 2007

In this paper, we describe a chip design technique for instrumentation amplifier using a nested-chopping technique. Conventional chopping technique uses a pair of chopper, but nested chopping technique uses two pairs of chopper to reduce residual offset and 1/f noise. The inner chopper pair removes the 1/f noise, while the outer chopper pair reduces the residual offset. Our instrumentation amplifier using a nested chopping technique has residual offset under 100 nV. We also implement very low frequency filter. Since this filter needs very large RC time constant, we use a technique named 'diode connected PMOS' to increase R with small die area. The total power consumption is 3.1 mW at the supply voltage of 3.3V with the 0.35um general CMOS technology. The die area of implemented chip was $530um{\times}300um$.

• Journal of Power Electronics
• /
• 제11권5호
• /
• pp.734-742
• /
• 2011

In this paper a robust method is presented for the combined design of STATCOM and Power System Stabilizer (PSS) controllers in order to enhance the damping of the low frequency oscillations in power systems. The combined design problems among PSS and STATCOM internal ac and dc voltage controllers has been taken into consideration. The equations that describe the proposed system have been linearized and a Fuzzy Logic Controller (FLC) has been designed for the PSS. Then, the Particle Swarm Optimization technique (PSO) which has a strong ability to find the most optimistic results is employed to search for the optimal STATCOM controller parameters. The proposed controllers are evaluated on a single machine infinite bus power system with the STATCOM installed in the midpoint of the transmission line. The results analysis reveals that the combined design has an excellent capability in damping a power system's low frequency oscillations, and that it greatly enhances the dynamic stability of power systems. Moreover, a system performance analysis under different operating conditions and some performance indices studies show the effectiveness of the combined design.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2014년도 전력전자학술대회 논문집
• /
• pp.431-432
• /
• 2014

Recently, the demand of LED(light-emitting diode) lighting is gradually enlarged by governmental saveenergy policy, which the LED lighting has been established compulsorily in new buildings, public institutions, and residential installations etc.. The LED lighting is driven by SMPS (switching mode power supply). The SMPS requires high efficiency because the SMPS changes a commercial ac power source to low voltage dc power source. Harmonic components that occur in the conversion process of SMPS decrease system power factor and deal great damage in electric power system. To improve such problems, this paper proposes a SMPS of high efficiency. The switching devices in the proposed SMPS are operated by soft switching technique using a new quasi-resonant circuit. The input ac current waveform in the proposed SMPS becomes a quasi-sinusoidal waveform proportional to the magnitude of input ac voltage under constant switching frequency. As a result, the proposed SMPS obtains low switching power loss and high efficiency, and its input power factor is nearly in unity.

• 한국정보통신학회논문지
• /
• 제17권1호
• /
• pp.158-165
• /
• 2013

본 논문에서는 3.1-10.6GHz 초광대역 CMOS 저잡음 증폭기의 새로운 구조를 소개하였다. 제안된 초광대역 저잡음 증폭기는 입력 임피던스 정합에 RC 피드백과LC 필터회로를 사용하여 설계되었다. 이 설계에 전류 재사용 구조는 전력소비를 줄이기 위해 채택되었으며, 인덕터 피킹 기법은 대역폭을 확장하기 위하여 적용되었다. 이 초광대역 저잡음 증폭기의 특성을 $0.18-{\mu}m$ CMOS 공정기술로 시뮬레이션을 수행한 결과는 3.1-10.6GHz 대역 내에서 전력이득은 14-14.9dB, 입력정합은 -10.8dB이하, 평탄도는 0.9dB, 잡음지수는 2.7-3.3dB인 것을 보여준다. 또한, 입력 IP3는 -5dBm이고, 소비전력은 12.5mW이다.

• 한국정보통신학회논문지
• /
• 제20권12호
• /
• pp.2401-2409
• /
• 2016

안드로이드 CPU 거버너는 CPU 주파수를 낮추어 CPU 공급 전압을 감소시키는 DVFS (Dynamic Voltage Frequency Scaling) 기반 전력 관리 기법을 사용한다. 그러나 CPU 주파수의 감소는 태스크의 실행 속도 지연을 유발한다. 이로 인해 태스크의 응답 시간 및 마감 시한 초과율이 증가하여 태스크가 제공하는 서비스의 품질 하락이 발생한다. 이에 본 논문에서는 다양한 안드로이드 CPU 거버너들을 전력 소비와 태스크의 응답성 및 마감 시한 측면에서 분석하였다.

• Journal of Power Electronics
• /
• 제10권1호
• /
• pp.9-13
• /
• 2010

This paper proposes an input-series-output-parallel connected ZVS full bridge converter with interleaved control for photovoltaic power conditioning systems (PV PCS). The input-series connection enables a fully modular power-system architecture, where low voltage and standard power modules can be connected in any combination at the input and/or at the output, to realize any given specifications. Further, the input-series connection enables the use of low-voltage MOSFETs that are optimized for a very low RDSON, thus, resulting in lower conduction losses. The system costs decrease due to the reduced current, and the volumes of the output filters due to the interleaving technique. A topology for a photovoltaic (PV) dc/dc converter that can dramatically reduce the power rating and increase the efficiency of a PV system by analyzing the PV module characteristics is proposed. The control scheme, consisting of an output voltage loop, a current loop and input voltage balancing loops, is proposed to achieve input voltage sharing and output current sharing. The total PV system is implemented for a 10-kW PV power conditioning system (PCS). This system has a dc/dc converter with a 3.6-kW power rating. It is only one-third of the total PV PCS power. A 3.6-kW prototype PV dc/dc converter is introduced to experimentally verify the proposed topology. In addition, experimental results show that the proposed topology exhibits good performance.

• 한국통신학회논문지
• /
• 제34권9A호
• /
• pp.649-655
• /
• 2009

The peak-to-average power ratio (PAPR) regrowth after the clipping is one main disadvantage of space-frequency block coded orthogonal frequency-division multiplexing (SFBC-OFDM). In this paper, we propose a relay assisted low PAPR technique for SFBC-OFDM transmission. For low PAPR at the source (mobile equipment), the relay processes SFBC encoding, which enables the source to transmit clipped single-input single-output (SISO)-OFDM signals without any increase of PAPR. Simulation results show that the clipped signal of proposed scheme is effectively recovered, and the proposed scheme achieves the diversity of SFBC without the complexity of multiple antennas at the source.

• International Journal of Computer Science & Network Security
• /
• 제22권1호
• /
• pp.255-261
• /
• 2022

Routing Protocol for Low-Power and Lossy Networks (RPLs) in Internet of Things (IoT) is currently one of the most popular wireless technologies for sensor communication. RPLs are typically designed for specialized applications, such as monitoring or tracking, in either indoor or outdoor conditions, where battery capacity is a major concern. Several routing techniques have been proposed in recent years to address this issue. Nevertheless, the expansion of the network lifetime in consideration of the sensors' capacities remains an outstanding question. In this research, aANN-CUCKOO based optimization technique is applied to obtain a more efficient and dependable energy efficient solution in IOT-RPL. The proposed method uses time constraints to minimise the distance between source and sink with the objective of a low-cost path. By considering the mobility of the nodes, the technique outperformed with an efficiency of 98% compared with other methods. MATLAB software is used to simulate the proposed model.

• 전자공학회논문지
• /
• 제51권7호
• /
• pp.122-129
• /
• 2014

스마트 기기 시장의 눈부신 성장으로 핵심 SoC (System on Chip)에 대한 고성능 다기능 요구와 더불어 전력 소모 또한 급속도로 증가하고 있다. 그러나 이러한 요구 사항을 만족시키기 위해 점점 더 미세화된 공정을 사용하게 되면서 심화된 공정변이(process variation)문제로 인해 설계 마진(design margin)이 증가하여 성능과 전력소모를 악화시켜 궁극적으로 수율에 심각한 악영향을 주고 있다. Voltage binning 기법은 효과적인 post silicon tuning 기법중의 하나로, 개별 칩이 아닌 일정한 범위의 속도와 누설 전류에 따라 칩들을 선별 그룹핑한 bin 단위의 공급 전압 조절을 통해 경제적으로 공정 변이로 인한 parametric 수율 손실을 줄일 수 있다. 본 논문에서는 수율 손실 없이 추가적으로 평균 전력 소모를 개선하기 위한 voltage binning 기반의 최적화된 공급 전압 조절 방법을 제안한다. 제안한 기법은 칩 속도와 누설전류의 특성에 따른 공정 코너들의 서로 다른 LVCC (Low VCC) 마진을 고려하여 전압 마진의 편차를 최적화함으로써 전력 소모를 개선할 수 있다. 제안한 방식을 30나노급 모바일 SoC 제품에 적용한 결과 전통적인 voltage binning 방법 대비 동일조건에서 약 6.8%까지 평균 전력 소모를 줄일 수 있었다.