• 대한임베디드공학회논문지
• /
• 제7권4호
• /
• pp.201-207
• /
• 2012

Currently, NAND Flash memory has been widely used in consumer storage devices due to its non-volatility, stability, economical feasibility, low power usage, durability, and high density. However, a high capacity of NAND flash memory causes the high power consumption and the low performance. In the convention memory research, a hierarchical filter mechanism can archive an effective performance improvement in terms of the power consumption. In order to attain the best filter structure for NAND flash memory, we selected a direct-mapped filter, a victim filter, a fully associative filter and a 4-way set associative filter for comparison in the performance analysis. According to the results of the simulation, the fully associative filter buffer with a 128byte fetching size can obtain the bet performance compared to another filter structures, and it can reduce the energy*delay product(EDP) by about 93% compared to the conventional NAND Flash memory.

• 정보과학회 컴퓨팅의 실제 논문지
• /
• 제22권10호
• /
• pp.513-520
• /
• 2016

IoT 기기가 대중들에게 보급화 됨에 따라서 임베디드 시스템의 성능뿐만 아니라 소모하는 에너지에 관한 문제가 중요하게 대두되고 있다. 이는 특히 휴대용 임베디드 기기에서 더 중요한데, 휴대용 임베디드 기기들은 각 디바이스들이 가지고 있는 배터리를 통하여 전원을 얻기 때문에 얼마나 효율적으로 잘 사용하는지가 곧 시스템의 사용시간으로 귀결되기 때문이다. 본 논문에서는 임베디드 리눅스 시스템에서의 에너지 소모량을 줄이기 위하여 디바이스의 frequency를 조절해주는 주파수 변경 프레임 워크를 통하여 최고의 에너지 효율을 갖는 메모리 frequency를 찾고, 메모리 총 사용량을 통한 새로운 디바이스 주파수 변경 기법을 제안한다. 실험을 통해 본 논문에서 제안하는 정책은 이전의 정책과 비교하여 최악의 경우에도 나쁜 에너지 효율을 보이지 않으며 최대 18%의 에너지 감소율을 보였다.

• 대한임베디드공학회논문지
• /
• 제10권6호
• /
• pp.391-397
• /
• 2015

Nonvolatile memories in memory hierarchy have been investigated to reduce its energy consumption because nonvolatile memories consume zero leakage power in memory cells. One of the difficulties is, however, that the endurance of most nonvolatile memory technologies is much shorter than the conventional SRAM and DRAM technology. This has limited its usage to only the low levels of a memory hierarchy, e.g., disks, that is far from the CPU. In this paper, we study the use of a new type of nonvolatile memories - the Phase Change Memory (PCM) with a DRAM buffer system as the main memory. Our design reduced the total energy of a DRAM main memory of the same capacity by 80%. These results indicate that it is feasible to use PCM technology in place of DRAM in the main memory for better energy efficiency.

• 대한임베디드공학회논문지
• /
• 제10권3호
• /
• pp.151-156
• /
• 2015

Recently, an embedded flash memory has been widely used for the Internet of Things(IoT). Due to its nonvolatility, economical feasibility, stability, low power usage, and fast speed. With respect to power consumption, the embedded memory system must consider the most significant design factor. The objective of this research is to design high performance and low power NAND flash memory architecture including a dual buffer as a replacement for NOR flash. Simulation shows that the proposed NAND flash system can achieve better performance than a conventional NOR flash memory. Furthermore, the average memory access time of the proposed system is better that of other buffer systems with three times more space. The use of a small buffer results in a significant reduction in power consumption.

• 정보처리학회논문지B
• /
• 제16B권4호
• /
• pp.333-340
• /
• 2009

대부분의 기존 자동 띄어쓰기 시스템들은 많은 시스템 자원을 필요로 하기 때문에 상대적으로 낮은 컴퓨팅 파워를 가진 모바일 기기에 사용하기에는 적합하지 않다. 본 논문에서는 저사양 모바일 기기에 맞도록 메모리 사용량이 적고 수치 계산이 단순한 자동 띄어쓰기 시스템을 제안한다. 제안 시스템은 통계 기반 시스템과 규칙 기반 시스템으로 구성된 2단계 모델이다. 메모리 사용량을 줄이기 위해서 통계 기반 시스템이 음절 유니그램 기반의 개량된 은닉 마코프 모델을 사용하여 띄어쓰기 오류를 1차로 수정한다. 다음으로 정밀도 향상을 위해서 규칙 기반 시스템이 음절 바이그램 이상의 어휘 규칙을 이용하여 잘못 수정된 띄어쓰기 오류를 재보정한다. 실험 결과에 따르면 제안시스템은 1MB를 조금 넘는 메모리 사용하면서도 94.14%라는 비교적 높은 정밀도를 보였다.

• 한국컴퓨터정보학회논문지
• /
• 제16권7호
• /
• pp.149-156
• /
• 2011

본 논문은 모바일 환경 하에서 효과적인 그래프 기반의 이미지 분할 적용 시, 실행시간 및 메모리 사용량 향상시키고, 이를 이용해 surface layout의 전처리 작업으로 수퍼 픽셀을 얻기 위한 효율적인 방법을 제안한다. 그래프기반의 이미지 분할은 영상으로부터 오브젝트 영역을 추출하는 알고리즘으로 입력 영상의 각 화소 정보를 이용한 에지 생성 및 그래프를 구성한다. 그래프 구성 시 기준 화소 및 주변 화소 위치 정보 및 색상 강도 차이 값(edgeweight)을 이용하여 에지를 구성하며, 색상 강도 차이 값에 따른 문턱치 값을 기준으로 각 에지를 연결함으로써 객체 영역을 추출하고 있다. 따라서 에지의 수는 그래프 기반의 이미지 분할의 실행시간 및 메모리 사용량을 결정하게된다. 모바일 디바이스는 PC에 비해 프로세서 속도 및 메모리 사용량 등 하드웨어적인 제약사항이 많으며, 프로그램 응답 시간이 주요 이슈가 되고 있다. 이러한 모바일 디바이스 상의 영상 처리 기술 적용 시 빠른 프로그램 응답시간 제공은 반드시 이루어져야 하며, 이미지 분할 단계에서도 보다 빠른 응답 시간을 위한 프로세싱 시간과 메모리사용량을 줄여야만 한다. 본 논문은 그래프 상의 에지의 수를 효과적으로 선택하는 효과적인 에지 선택 알고리즘 적용을 통해 그래프 기반의 이미지 분할 알고리즘을 모바일 디바이스에 적용 시, 프로세싱 시간 및 메모리 사용량의 개선을 보이도록 하고, 수퍼 픽셀 당 정확도가 입력영상 사이즈에 관계없이 70%이상 생성되며, 그 정확도가 96%동일하다는 것을 보인다.

• IEIE Transactions on Smart Processing and Computing
• /
• 제3권1호
• /
• pp.1-9
• /
• 2014

This paper proposes a low-latency Sample Adaptive Offset filter (SAO) architecture and its Single Instruction Multiple Data (SIMD) optimization scheme to achieve fast High Efficiency Video Coding (HEVC) decoding in a multi-core environment. According to the HEVC standard and its Test Model (HM), SAO operation is performed only at the picture level. Most realtime decoders, however, execute their sub-modules on a Coding Tree Unit (CTU) basis to reduce the latency and memory bandwidth. The proposed low-latency SAO architecture has the following advantages over picture-based SAO: 1) significantly less memory requirements, and 2) low-latency property enabling efficient pipelined multi-core decoding. In addition, SIMD optimization of SAO filtering can reduce the SAO filtering time significantly. The simulation results showed that the proposed low-latency SAO architecture with significantly less memory usage, produces a similar decoding time as a picture-based SAO in single-core decoding. Furthermore, the SIMD optimization scheme reduces the SAO filtering time by approximately 509% and increases the total decoding speed by approximately 7% compared to the existing look-up table approach of HM.

• 한국멀티미디어학회논문지
• /
• 제9권12호
• /
• pp.1617-1627
• /
• 2006

The concept of middleware for digital TV receivers is not new one. Using middleware for digital TV development has a number of advantages. It makes it easier for manufacturers to hide differences in the underlying hardware. It also offers a standard platform for application developers. Digital TV middleware enables set-top boxes(STBs) to run video, audio, and applications. The main concern of digital TV middleware is now to reduce its memory usage because most STBs in the market are small footprint. In this paper, we propose several ideas about how to reduce the required memory size on the runtime area of DTV middleware using a new native process technology. Our proposed system has two components; the Efficient Native Process Module, and Enhanced Native Interface APIs for concurrent native modules. With our approach, the required memory reduced from 50% up to 75% compared with the traditional approach. It can be suitable for low end STBs of very low hardware limitation.

• 정보처리학회논문지A
• /
• 제12A권3호
• /
• pp.223-228
• /
• 2005

임베디드 시스템에서 일반적으로 메모리가 가장 많은 에너지를 소비하는 것으로 알려지고 있다. 임베디드 자바가상기계의 경우도 마찬가지이며, 따라서 보다 에너지 효율이 높은 자바가상기계의 개발을 위해서는 자바 메모리의 에너지 사용을 최적화 하는 것이 무엇보다 중요하다. 본 논문에서는 자바 프로그램 실행 시 수많은 바이트코드들이 어떻게 논리적 메모리를 접근하는지 분석하였다. 이런 접근 형태 분석은 자바 메모리의 설계 및 구현 기술을 선택하는데 큰 통찰력을 제공해 준다 힙, 오퍼랜드 스택, 지역변수배열 등 세 가지 논리적 데이터 공간에 대해 각각 메모리 접근을 분석하였으며, 분석 결과 오퍼랜드 스택이 가장 빈번하게, 또한 균일하게 사용되었으며 힙이 가장 드물게, 그리고 불균일하게 사용되었음을 알 수 있었다. 힙과 지역변수배열은 읽기 위주로 사용되었으며, 오퍼랜드 스택은 읽기와 쓰기 비율이 크게 다르지 않았다.

• 융합보안논문지
• /
• 제5권2호
• /
• pp.1-8
• /
• 2005

최근 새로운 공격기법에 대한 대응방법의 하나로 네트워크 상황 즉, 네트워크 사용량을 분석을 통한 외부 공격 예방기법이 연구되고 있다. 이를 위한 네트워크 분석을 데이터 마이닝 기법을 통하여 네트워크 이벤트에 대한 연관 규칙을 주어 외부뿐만 아니라 내부 네트워크를 분석할 수 있는 기법이 제안되었다. 대표적인 데이터 마이닝 알고리즘인 Apriori 알고리즘을 이용한 네트워크 트래픽 분석은 과도한 CPU 사용시간과 메모리 요구로 인하여 효율성이 떨어진다. 본 논문에서는 이를 해결하기 위해서 새로운 연관 규칙 알고리즘을 제시하고 이를 이용하여 네트워크 이벤트 감사 모듈을 개발하였다. 새로운 알고리즘을 적용한 결과, Apriori 알고리즘을 적용한 시스템에 비해 CPU 사용시간과 메모리의 사용량에 있어 큰 향상을 보였다.