• 대한전자공학회논문지TC
• /
• 제45권7호
• /
• pp.1-8
• /
• 2008

Low Density Parity Check codes(LDPC)는 최근 우수한 성능으로 통신 분야에서 채널 코딩의 중요한 블록으로 주목받고 있다. 그리하여 Wibro를 포함한 여러 표준에서 LDPC 부호를 채널 코딩으로 채택하고 있다. 이러한 LDPC 부호의 Encoder를 구현하는데 있어서의 약점은 기존의 이진 Matrix Vector Multiplier가 throughput의 감소의 원인이 되는 clock cycle이 많다는 것이다. 본 논문은 표준에서 사용되는 H 행렬이 Circulant Permutation Matrix(CPM)로 정의되어 있다는 점을 이용하여 인코더의 구현에 있어서 기존의 Matrix Vector Multiplier 대신에 cyclic shift register와 exclusive-OR을 사용하는 설계구조를 제안한다. 또한, 제안한 구조를 이용하여 WiBro에 포함되는 다양한 부호율에 적용가능한 인코더를 설계하였다. 제안된 WiBro LDPC의 인코더는 기존보다 적은 clock cycle을 가지므로 높은 throughput에 도달한다.

• ETRI Journal
• /
• 제27권5호
• /
• pp.557-562
• /
• 2005

Low-density parity-check (LDPC) codes have recently emerged due to their excellent performance. However, the parity check (H) matrices of the previous works are not adequate for hardware implementation of encoders or decoders. This paper proposes a hybrid parity check matrix which is efficient in hardware implementation of both decoders and encoders. The hybrid H-matrices are constructed so that both the semi-random technique and the partly parallel structure can be applied to design encoders and decoders. Using the proposed methods, the implementation of encoders can become practical while keeping the hardware complexity of the partly parallel decoder structures. An encoder and a decoder are designed using Verilog-HDL and are synthesized using a $0.35 {\mu}m$ CMOS standard cell library.

• 방송공학회논문지
• /
• 제25권1호
• /
• pp.36-47
• /
• 2020

향상된 신뢰-전파 기반 알고리즘인 정규화 최소-합 알고리즘 혹은 오프셋 최소-합 알고리즘은 낮은 연산복잡도와 높은 복호 성능을 보여 LDPC(Low-Density Parity-Check) 부호의 복호에 널리 이용되고 있다. 그러나, 이 알고리즘들은 적절한 정규화 계수와 오프셋 계수가 이용되어야만 높은 복호 성능을 갖는다. 최근 제안된 CMD(Check Node Message Distribution) 차트와 최소자승법을 이용하여 정규화 계수를 찾는 방법은 기존의 계수 도출 방법보다 계산량이 적을 뿐 아니라 각 반복 복호마다 최적의 정규화 계수를 도출할 수 있기 때문에 복호 성능을 높일 수 있다. 본 논문에서는 이 방법을 응용하여 정규화와 오프셋이 조합된 최소-합 알고리즘의 보정 계수 조합의 도출을 위한 알고리즘을 제안하고자 한다. 차세대 방송 통신 표준인 ATSC 3.0용 LDPC 부호의 컴퓨터 모의실험은 제안한 알고리즘을 통해 도출된 보정 계수 조합을 사용하였을 때 타 복호 알고리즘보다 월등히 높은 복호 성능을 가지는 것을 보인다.

• Journal of Communications and Networks
• /
• 제16권6호
• /
• pp.639-644
• /
• 2014

In low-density parity-check (LDPC) coded multiple-input multiple-output (MIMO) communication systems, probabilistic information are exchanged between an LDPC decoder and a MIMO detector. TheMIMO detector has to calculate probabilistic values for each bit which can be very complex. In [1], the authors presented a class of linear block codes named low-density MIMO codes (LDMC) which can reduce the complexity of MIMO detector. However, this code only supports the outer-iterations between the MIMO detector and decoder, but does not support the inner-iterations inside the LDPC decoder. In this paper, a new approach to construct LDMC codes is introduced. The new LDMC codes can be encoded efficiently at the transmitter side and support both of the inner-iterations and outer-iterations at the receiver side. Furthermore they can achieve the design rates and perform very well over MIMO channels.

• IEIE Transactions on Smart Processing and Computing
• /
• 제6권3호
• /
• pp.210-219
• /
• 2017

This paper proposes a modified min-max algorithm (MMMA) for nonbinary quasi-cyclic low-density parity-check (NB-QC-LDPC) codes and an efficient parallel block-layered decoder architecture corresponding to the algorithm on a graphics processing unit (GPU) platform. The algorithm removes multiplications over the Galois field (GF) in the merger step to reduce decoding latency without any performance loss. The decoding implementation on a GPU for NB-QC-LDPC codes achieves improvements in both flexibility and scalability. To perform the decoding on the GPU, data and memory structures suitable for parallel computing are designed. The implementation results for NB-QC-LDPC codes over GF(32) and GF(64) demonstrate that the parallel block-layered decoding on a GPU accelerates the decoding process to provide a faster decoding runtime, and obtains a higher coding gain under a low $10^{-10}$ bit error rate and low $10^{-7}$ frame error rate, compared to existing methods.

• Journal of Communications and Networks
• /
• 제10권1호
• /
• pp.5-9
• /
• 2008

Researchers have investigated many upper bound techniques applicable to error probabilities on the maximum likelihood (ML) decoding performance of turbo-like codes and low density parity check (LDPC) codes in recent years for a long codeword block size. This is because it is trivial for a short codeword block size. Previous research efforts, such as the simple bound technique [20] recently proposed, developed upper bounds for LDPC codes and turbo-like codes using ensemble codes or the uniformly interleaved assumption. This assumption bounds the performance averaged over all ensemble codes or all interleavers. Another previous research effort [21] obtained the upper bound of turbo-like code with a particular interleaver using a truncated union bound which requires information of the minimum Hamming distance and the number of codewords with the minimum Hamming distance. However, it gives the reliable bound only in the region of the error floor where the minimum Hamming distance is dominant, i.e., in the region of high signal-to-noise ratios. Therefore, currently an upper bound on ML decoding performance for turbo-like code with a particular interleaver and LDPC code with a particular parity check matrix cannot be calculated because of heavy complexity so that only average bounds for ensemble codes can be obtained using a uniform interleaver assumption. In this paper, we propose a new bound technique on ML decoding performance for turbo-like code with a particular interleaver and LDPC code with a particular parity check matrix using ML estimated weight distributions and we also show that the practical iterative decoding performance is approximately suboptimal in ML sense because the simulation performance of iterative decoding is worse than the proposed upper bound and no wonder, even worse than ML decoding performance. In order to show this point, we compare the simulation results with the proposed upper bound and previous bounds. The proposed bound technique is based on the simple bound with an approximate weight distribution including several exact smallest distance terms, not with the ensemble distribution or the uniform interleaver assumption. This technique also shows a tighter upper bound than any other previous bound techniques for turbo-like code with a particular interleaver and LDPC code with a particular parity check matrix.

• 전자공학회논문지SC
• /
• 제48권2호
• /
• pp.35-39
• /
• 2011

현재 및 미래의 이동 멀티미디어 통신시스템들은 전송 고도화를 위한 강력한 오류정정 성능뿐만 아니라 다양한 서비스를 위하여 쉽게 부호어 길이와 부호율을 가변 할 수 있는 오류정정 부호들을 요구한다. 또한 소형의 이동 단말기를 위하여 가능한 한 낮은 복잡도를 가지는 것이 바람직하다. 일반적으로 여러 저밀도패리티검사(low-density parity-check; LDPC) 부호 중에서 비균일 랜덤 LDPC 부호가 가장 우수한 오류성능을 가지는 것으로 알려져 있다. 하지만 비균일 랜덤 LDPC 부호는 부복호를 위해 여러 서비스에 해당하는 모든 패리티검사행렬을 저장해야하는 비효율성을 가진다. 최근 효율적으로 가변 부호율 및 길이를 가지는 구조적인 LDPC 부호들이 많이 연구되고 있다. 따라서 본 논문에서는 여러 구조적인 LDPC 부호들의 가변성, 메모리 크기 그리고 오류성능을 비교 및 분석한다. 그리고 이 중 이동 멀티미디어 통신시스템에 가장 적합한 구조적인 LDPC 부호를 제시한다.

• 한국통신학회논문지
• /
• 제37권1A호
• /
• pp.34-42
• /
• 2012

LDPC(low density parity check) 부호는 낮은 복잡성과 Shannon의 한계에 근접하는 오류 정정 능력을 보이기 때문에 turbo 부호와 함께 많은 응용 분야에 적용되고 있다. 최근에는 분산 동영상 부호화(distributed video coding: DVC) 시스템의 Wyner-Ziv 프레임 복호를 위해서도 LDPC 부호가 많이 사용되고 있다. 본 논문에서는 DVC 시스템을 위한 LDPC 부호를 설계하기 위해 패리티 체크 행렬 H를 설계하고 부호율 적응적인(rate adaptive) 특성을 만족하기 위해 H 행렬의 패리티 점검 노드를 효율적으로 병합하는 방법을 제안한다. 이를 위해 cycle의 연결성을 고려한 ACE(approximation cycles EMD) 알고리즘을 기반으로 효율적인 LDPC 부호를 설계하고 부호율 적응적인 특성을 갖도록 하기 위해 H 행렬의 크기와 압축율을 고려하여 병합 범위를 지정하고 지정된 범위에 따라 패리티 점검 노드를 병합한다. 그리고 ACE 알고리즘의 계수와 차수 분포를 변화시키면서 설계한 LDPC 부호의 성능을 해석한다.

• Journal of Communications and Networks
• /
• 제12권5호
• /
• pp.406-410
• /
• 2010

This paper presents an approach to the construction of non-binary quasi-cyclic (QC) low-density parity-check (LDPC) codes based on multiplicative groups over one Galois field GF(q) and Euclidean geometries over another Galois field GF($2^S$). Codes of this class are shown to be regular with girth $6{\leq}g{\leq}18$ and have low densities. Finally, simulation results show that the proposed codes perform very wel with the iterative decoding.

• 한국통신학회논문지
• /
• 제39C권8호
• /
• pp.637-642
• /
• 2014

본 논문은 블록 LDPC(low density parity check) 부호 설계를 위한 순환 천이 값(shift index)을 탐색하는 효율적인 알고리즘을 제안한다. 여기에는 메시지-패싱(message-passing) 기반의 순환 주기(cycle) 탐색 알고리즘과 ACE(approximate cycle extrinsic message degree) 알고리즘이 결합되어 있다. LDPC 부호 성능에 영향을 미치는 요인들에 우선순위를 두어 효율적으로 순환 천이 값을 찾을 수 있도록 했다. 이 알고리즘을 통해 기존의 탐색 알고리즘 보다 훨씬 낮은 복잡도로 행렬 저장 공간을 절약하면서 좋은 성능의 패리티 검사 행렬(parity check matrix)을 만들 수 있다.