• 전자공학회논문지
• /
• 제50권12호
• /
• pp.63-70
• /
• 2013

본 논문은 외부 커패시터 없이 광범위 하게 높은 전원 공급 잡음 제거비(PSRR)을 갖는 선형 정류기(LDO)에 관한 것이다. 제안된 LDO는 높은 PSRR과 안정도를 유지하기 하기 위해 nested Miller 보상 기술을 사용하였고, 내부적으로 캐스코드(cascode) 보상과 전류버퍼(current buffer) 보상 기술을 사용하였다. 또한 외부의 부하 커패시터가 없기 때문에 외부 하드웨어 비용을 최소화 하였고, 제안된 보상 기법을 사용하여 내부에 작은 커패시터를 사용하고도 안정도를 확보할 수 있었다. 설계된 LDO는 2.5V~4.5V의 입력 전압을 받아서 1.8V의 전압을 출력하고 최대 10mA의 부하 전류를 구동할 수 있다. 일반 0.18um CMOS 공정을 이용하여 제작하였고 면적은 300um X 120um 이다. 측정된 PSRR은 DC일 때 -76dB, 1MHz일 때 -43dB를 만족한다. 동작 전류는 25uA를 소모한다.

• International journal of advanced smart convergence
• /
• 제7권3호
• /
• pp.23-36
• /
• 2018

In wireless communication, efficient spectrum usage is an issue that has been an attractive research area for many technologies. Recently new technologies innovations allow compact radios to transmit with power efficient communication over very long distances. For example, Low-Power Wide Area Networks (LPWANs) are an attractive emerging platform to connect the Internet-of-Things (IoT). Especially, LoRa is one of LPWAN technologies and considered as an infrastructure solution for IoT. End-devices use LoRa protocol across a single wireless hop to communicate to gateway(s) connected to the internet which acts as a bridge and relays message between these LoRa end-devices to a central network server. The use of the (ISM) spectrum sharing for such long-range networking motivates us to implement spectrum sensing testbed for cognitive radio network based on LoRa and GNU radio. In cognitive radio (CR), secondary users (SUs) are able to sense and use this information to opportunistically access the licensed spectrum band in absence of the primary users (PUs). In general, PUs have not been very receptive of the idea of opportunistic spectrum sharing. That is, CR will harmfully interfere with operations of PUs. Subsequently, there is a need for experimenting with different techniques in a real system. In this paper, we implemented spectrum sensing for cognitive radio networks based on LoRa and GNU Radio, and further analyzed corresponding performances of the implemented systems. The implementation is done using Microchip LoRa evolution kits, USRPs, and GNU radio.

• 전기전자학회논문지
• /
• 제8권1호
• /
• pp.145-151
• /
• 2004

본 논문은 WCDMA와 같은 IMT-2000 통신 시스템에서 핵심적으로 사용되고 있는 디지털 정합 필터(Digital Matched Filter)의 최적화된 구조를 제안한다. 제안된 구조는 256칩 Hierarchical Golay sequence를 이용한 기존의 부분 상관 구조를 바탕으로 하는 디지털 정합 필터에 비하여 소비전력과 회로면적을 최소화 하고 효율적인 초기동기채널의 포착을 이루도록 한다. 기존의 부분 상관형 디지털 정합 필터는 부분 상관 구조를 적용하지 않은 디지털 정합 필터보다 상관 연산기의 크기가 감소하나 플립플롭의 크기가 그 이상으로 증가하는 역효과가 발생한다. 본 논문에서는 라운딩 스텝 기법을 적용하여 플립플롭의 크기를 감소시킨 부분 상관형 디지털 정합 필터를 제안하며, 제안된 구조는 기존의 방법에 비하여 면적 및 소비전력이 45%이상 감소한다. 제안된 구조는 Xillinx FPGA를 이용하여 검증하였다.

• 한국전자통신학회논문지
• /
• 제15권3호
• /
• pp.593-602
• /
• 2020

최근 스마트 팜에 대한 연구가 활발히 진행되면서 농작물을 효율적으로 재배하는 시스템들이 도입되고 있으며 에너지 절감을 위해 태양광, 지열, 풍력 발전과 같은 신재생에너지를 활용한 다양한 에너지 시스템들이 제안되고 있다. 본 논문에서는 에너지 자립도와 작물재배 환경 향상을 제공하는 농작물 대상 신재생에너지 융합 시스템을 제안한다. 먼저 ICT기반의 데이터 수집을 위한 LPWA 기반 통신 노드, 게이트웨이를 제시한 다음 통신노드를 통해 에너지 데이터, 농작물 생육 데이터, 환경 데이터를 수집하여 빅 데이터로 구축하여 농작물 재배 환경 특성을 반영한 최적의 에너지 관리를 수행하는 통합 모니터링 서버를 제안한다. 제안된 시스템은 신재생에너지와 스마트 팜의 융합을 통해 저비용, 고품질의 농작물 생산에 기여할 것으로 기대된다.

• 한국전자통신학회논문지
• /
• 제15권4호
• /
• pp.695-702
• /
• 2020

최근 스마트 팜의 연구가 활발해지면서 시설하우스와 같은 실내 환경 제어는 높은 수준에 이르렀다. 그러나 노지에서 재배가 이루어지는 임업 분야에 ICT기술의 활용은 아직 미비한 실정이다. 본 논문에서는 ICT 기술을 적용한 LPWA 기반의 임산물 생육환경 수집 및 빅데이터 분석 시스템을 제안한다. 제안된 시스템은 oneM2M 아키텍처를 기반으로 구성하였으며 소규모 태양광 발전과 LPWA기술을 이용하여 노지에서 환경 데이터를 수집하여 서버에 전송한다. 전송된 데이터는 서버에서 빅 데이터로 구축되며 이를 활용해 임산물의 생산량과 품질을 예측한다. 제안된 시스템은 신재생 에너지와 스마트 팜의 융합을 통해 저비용, 고품질의 임산물 생산에 기여할 것으로 기대된다. 또한 노지에서 이루어지는 농작물의 생장 환경 모니터링과 oneM2M 아키텍처를 활용하는 타 산업 분야에 응용될 수 있다.

• 한국정보통신학회논문지
• /
• 제24권12호
• /
• pp.1654-1661
• /
• 2020

사물인터넷 기술은 통신을 지원하지 않는 장비에 소형 통신 장치를 부착하여 장비의 정보를 원격에서 수집, 제어할 수 있다. 사물인터넷 기술을 지원하기 위해서 저전력, 장거리 통신 기술인 LPWAN이 제안되었고 대표적으로 LoRa가 있다. 네트워크 장비를 포함한 다양한 시스템들은 원격 접속을 통해 장비의 상태를 실시간 모니터링 할 수 있다. 그러나 네트워크 장애가 발생하면 원격 접속 및 상태 모니터링은 별도의 부가 네트워크가 있지 않은 한 불가능하다. 이러한 문제를 극복하기 위해, 본 논문에서는 장비에 쉽게 부착할 수 있고 독립적인 네트워크를 이용해 원격에서 장비를 모니터링 및 제어하는 독립형 원격 장비 관리시스템을 제안한다. 제안한 시스템을 설계 및 구현하여 실용성을 보이겠다.

• 대한전자공학회논문지SD
• /
• 제42권12호
• /
• pp.53-60
• /
• 2005

본 논문에서는 저 전력 멀티미디어 응용을 위한 10b 100 MS/s $1.4\;mm^2$ CMOS A/D 변환기(ADC)를 제안한다. 제안하는 ADC는 해상도 및 속도 사양을 만족시키면서, 면적 및 전력 소모를 최소화하기 위해 기존의 다단 구조가 아닌 2단 파이프라인 구조를 사용하였다. 그리고 10 비트 해상도에서 1.2 Vp-p의 단일 및 차동 입력 신호 처리 대역폭을 넓히기 위해 입력 샘플-앤-홀드 증폭기에는 게이트-부트스트래핑 회로를 적용하며, 6 비트 해상도를 필요로 하는 두 번째 단의 flash ADC에는 오픈-루프 오프셋 샘플링 기법을 적용하였다. 또한 커패시터 등 소자 부정합에 의해 해상도에 크게 영향을 줄 수 있는 MDAC의 커패시터에는 3차원 완전 대칭 구조를 갖는 레이아웃 기법을 제안하였다. 기준 전류/전압 발생기는 온-칩으로 집적하여 잡음 에너지를 줄였으며, 필요시 선택적으로 다른 크기의 기준 전압을 외부에서 인가하도록 설계하였다. 제안하는 10b 시제품 ADC는 0.18 um CMOS 공정으로 제작되었고, 측정된 DNL 및 INL은 각각 0.59 LSB, 0.77 LSB 수준을 보여준다. 또한 100 MS/s의 샘플링 속도에서 SNDR 및 SFDR이 각각 54 dB, 62 dB 수준을 보였으며, 전력 소모는 56 mW이다.

• 전기전자학회논문지
• /
• 제2권2호
• /
• pp.278-284
• /
• 1998

본 논문에서는 HDTV 응용을 위한 10b 저전력 CMOS A/D 변환기 (analog-to-digital converter : ADC) 회로를 제안한다. 제안된 ADC의 전체 구조는 응용되는 시스템의 속도와 해상도 등의 사양을 고려하여 다단 파이프라인 구조가 적용되었다. 본 시스템이 갖는 회로적 특성은 다음과 같이 요약할 수 있다. 첫째, 전원전압의 변화에도 일정한 시스템 성능을 얻을 수 있는 바이어스 회로의 선택적 채널길이 조정기법을 제안한다. 둘째, 고속 2단 증폭기의 전력소모를 줄이기 위하여 증폭기가 사용되지 않는 동안 동작 전류 공급을 줄이는 전력소모 최적화 기법을 사용한다. 넷째, 다단 파이프라인 구조에서 최종단으로 갈수록 정확도 및 잡음 특성 등에서 여유를 얻을 수 있는 점을 고려한 캐패시터 스케일링 기법의 적용으로 면적 및 전력소모를 감소시킨다. 제안된 ADC는 0.8 um double-poly double-metal n-well CMOS 공정 변수를 사용하여 설계 및 제작되었고, 시제품 ADC의 성능 측정 결과는 Differential Nonlinearity (DNL) ${\pm}0.6LSB$, Integral Nonlinearity (INL) ${\pm}2.0LSB$ 수준이며, 전력소모는 3 V 및 40 MHz 동작시에는 119 mW, 5 V 및 50 MHz 동작시에는 320 mW로 측정되었다.

• 한국전기전자재료학회논문지
• /
• 제23권8호
• /
• pp.593-600
• /
• 2010

In this paper, High brightness LED (light-emitting diodes) driver IC (integrated circuit) using new current sensing circuit is proposed. This LED driver IC can provide a constant current with high current precision over a wide input voltage range. The proposed current-sensing circuit is composed of a cascode current sensor and a current comparator with only one reference voltage. This IC minimizes the voltage stress of the MOSFET (metal oxide semiconductor field effect transistor) from the maximum input voltage and has low power consumption and chip area by using simple-structured comparator and minimum bias current. To confirm the functioning and characteristics of our proposed LED driver IC, we designed a buck converter. The LED current ripple of the designed IC is in ${\pm}5%$ and a tolerance of the average LED current is lower than 2.43%. This shows much improved feature than the previous method. Also, protections for input voltage and operating temperature are designed to improve the reliability of the designed IC. Designed LED driver IC uses 1.0 ${\mu}m$ X-Fab. BiCMOS process parameters and electrical characteristics and functioning are verified by spectre (Cadence) simulation.

• 전자공학회논문지
• /
• 제51권1호
• /
• pp.90-96
• /
• 2014

본 논문은 광대역 특성의 뱅뱅 디지털 위상 동기 루프를 설계함에 있어 최적의 루프 이득 선정을 통한 실용적인 선형화 설계 기법을 제안한다. 기존의 이론적 파라미터 설계 기법을 광대역 클럭 발생기 회로에 적용함에 있어 한계점을 설명하고 실제 구현된 뱅뱅 디지털 위상 동기 루프 설계에 대해서 살펴보았다. 본 논문에서는 정수 어레이와 디더 이득은 크게 하되 비례 이득을 작게 설정하여 뱅뱅 디지털 위상 동기 루프의 리미티드 사이클 노이즈를 제거하였다. 제안된 설계 기법을 적용한 뱅뱅 디지털 위상 동기 루프는 기존의 구조에 비교하여 초소형, 저전력, 선형 특성 및 루프 대역폭 조절이 가능한 장점을 보이며, 성능의 우수성을 시뮬레이션을 통하여 검증하였다.