Journal of the Institute of Electronics and Information Engineers (전자공학회논문지)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지
DOI QR코드

DOI QR Code

Linearization Technique for Bang-Bang Digital Phase Locked-Loop by Optimal Loop Gain Control

최적 루프 이득 제어에 의한 광대역 뱅뱅 디지털 위상 동기 루프 선형화 기법

  • Hong, Jong-Phil (School of Electrical Engineering, Chungbuk National University)
  • 홍종필 (충북대학교 전자정보대학 전기공학부)
  • Received : 2013.08.23
  • Published : 2014.01.25
Download PDF
⟨ Previous Next ⟩

Abstract

This paper presents a practical linearization technique for a wide-band bang-bang digital phase locked-loop(BBDPLL) by selecting optimal loop gains. In this paper, limitation of the theoretical design method for BBDPLL is explained, and introduced how to implement practical BBDPLLs with CMOS process. In the proposed BBDPLL, the limited cycle noise is removed by reducing the proportional gain while increasing the integer array and dither gain. Comparing to the conventional BBDPLL, the proposed one shows a small area, low power, linear characteristic. Moreover, the proposed design technique can control a loop bandwidth of the BBDPLL. Performance of the proposed BBDPLL is verified using CppSim simulator.

본 논문은 광대역 특성의 뱅뱅 디지털 위상 동기 루프를 설계함에 있어 최적의 루프 이득 선정을 통한 실용적인 선형화 설계 기법을 제안한다. 기존의 이론적 파라미터 설계 기법을 광대역 클럭 발생기 회로에 적용함에 있어 한계점을 설명하고 실제 구현된 뱅뱅 디지털 위상 동기 루프 설계에 대해서 살펴보았다. 본 논문에서는 정수 어레이와 디더 이득은 크게 하되 비례 이득을 작게 설정하여 뱅뱅 디지털 위상 동기 루프의 리미티드 사이클 노이즈를 제거하였다. 제안된 설계 기법을 적용한 뱅뱅 디지털 위상 동기 루프는 기존의 구조에 비교하여 초소형, 저전력, 선형 특성 및 루프 대역폭 조절이 가능한 장점을 보이며, 성능의 우수성을 시뮬레이션을 통하여 검증하였다.

Keywords

References

  1. A. A. Abidi, "RF CMOS comes of age," IEEE Journal of Solid-State Circuits, vol. 39, no. 4, pp 549-561, Apr. 2004 https://doi.org/10.1109/JSSC.2004.825247
  2. Jong-Phil Hong, et al., "0.004 $mm^2$ $250{\mu}W$ ${\Delta}{\Sigma}$ TDC with time-difference accumulator and a 0.012$mm^2$ 2.5mW bang-bang digital PLL using PRNG for low power SoC applications," in IEEE Int. Solid-State Circuits Conf. (ISSCC) Dig. Tech. Papers, Feb. 2012, pp. 240-242
  3. J. A. Tierno, A. V. Rylyakov, and D. J. Friedman, "A wide power supply range, wide tuning range, all static CMOS all digital PLL in 65 nm SOI," IEEE Journal of Solid-State Circuits, vol. 43, no. 1, pp. 42-51, Jan. 2008 https://doi.org/10.1109/JSSC.2007.910966
  4. A. V. Rylyakov, et al., "A modular all-digital PLL architecture enabling both 1-to-2GHz and 24-to-32GHz operation in 65nm CMOS," in IEEE Int. Solid-State Circuits Conf. (ISSCC) Dig. Tech. Papers, Feb. 2008, pp. 516-517.
  5. 손영상, 임지훈, 하종찬, 위재경, 안태원, "0.4-2GHz, Seamless 주파수 트래킹 제어 이중 루프 디지털 PLL," 대한전자공학회 논문지, 제45권 SD편 제12호, 65-72쪽, 2008년 12월.
  6. 이재원, 안태원, "저전력 디지털 PLL의 설계에 대한 연구," 대한전자공학회 논문지, 제47권 IE편 제2호, 1-7쪽, 2010년 6월.
  7. A. Da Dalt, "Linearized analysis of a digital bang-bang PLL and its validity limits applied to jitter transfer and jitter generation," IEEE Trans. Circuits Syst. I, Reg. Papers, vol. 55, no. 11, pp. 3663-3675, Dec. 2008. https://doi.org/10.1109/TCSI.2008.925948
  8. M. Zanuso, et al "Noise analysis and minimization in bang-bang digital PLLs," IEEE Transaction of Circuits and Systems-II, Vol. 56, No. 11, pp. 835-839, Nov. 2009. https://doi.org/10.1109/TCSII.2009.2032470
  9. Perrott, M. H., "CppSim system simulator package," http://www.cppsim.com
  10. Perrott, M. H., "Fast and accurate behavioral simulation of fractional-N frequency synthesizers and other PLL/DLL circuits," Design Automation Conference, June, 2002.