• 한국정보통신학회논문지
• /
• 제10권8호
• /
• pp.1465-1470
• /
• 2006

본 논문에서는 단거리 무선 통신의 새로운 국제 표준으로 부상하고 있는 2.4 GHz ZigBee 응용을 위한 저전력 CMOS LNA(Low Noise Amplifier)를 설계하였다. 제안한 구조는 전류 재사용 기법을 이용한 2단 cascade구조이며 회로의 설계에서 TSMC $0.18{\mu}m$ CMOS 공정을 사용하였다. 전류 재사용단은 두 단의 증폭기 전류를 공유함으로써 LNA의 전력 소모를 적게 하는 효과를 얻을 수 있다. 본 논문에서는 LNA설계 과정을 소개하고 ADS(Advanced Design System)를 이용한 모의실험 결과를 제시하여 검증하였다. 모의실험 결과, 1.0V의 전압이 인가될 때 1.38mW의 매우 낮은 전력 소모를 확인하였으며 이는 지금까지 발표된 LNA 중 가장 낮은 값이다. 또한 13.83dB의 최대 이득, -20.37dB의 입력 반사 손실, -22.48dB의 출력 반사 손실 그리 고 1.13dB의 최소 잡음 지수를 보였다.

• Journal of electromagnetic engineering and science
• /
• 제11권1호
• /
• pp.27-33
• /
• 2011

In this paper, we propose a high gain, current reused ultra wideband (UWB) low noise amplifier (LNA) that uses TSMC 0.18 ${\mu}m$ CMOS technology. To satisfy the wide input matching and high voltage gain requirements with low power consumption, a resistive current reused technique is utilized in the first stage. A ${\pi}$-type LC network is adopted in the second stage to achieve sufficient gain over the entire frequency band. The proposed UWB LNA has a voltage gain of 12.9~18.1 dB and a noise figure (NF) of 4.05~6.21 dB over the frequency band of interest (1~10 GHz). The total power consumption of the proposed UWB LNA is 10.1 mW from a 1.4 V supply voltage, and the chip area is $0.95{\times}0.9$ mm.

• 한국인터넷방송통신학회논문지
• /
• 제24권4호
• /
• pp.121-127
• /
• 2024

본 논문에서는 다중 위상배열 구조의 위성통신단말 송수신모듈 적용을 위한 핵심부품인 FEM(Front-End Module) MMIC를 구성품인 전력증폭기 (PA: Power Amplifier)와 저잡음증폭기 (LNA: Low Noise Amplifier)를 단일칩으로 설계하여 제작, 검증하였다. Win-semiconductors사의 화합물반도체 공정인 GaAs PP10 (100nm) 공정을 사용하여 제작하였으며, 전용 시험보드를 이용하여 운용 주파수 대역 7.2-10.5GHz 동작, 출력 1W, 잡음지수 1.5dB 이하의 특성을 확보하였다. 개발된 FEM MMIC는 단일칩으로도 활용이 가능하며, 구성품인 PA, LNA도 각각의 소자로도 활용이 가능하다. 개발된 소자는 해외 부품의 국산화 대체와 X대역을 사용하는 민수/군수의 다양한 응용분야에서 사용될 것이다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.505-506
• /
• 2006

In this paper, the linearization technique for CMOS low-noise amplifier (LNA) using the derivative superposition method through the multiple gated transistors configuration is presented. LNA based on 0.13um RF CMOS process has been implemented with a modified cascode configuration using multiple gated common source transistors to fulfill a high linearity. Compared with a conventional cascode type LNA, the third order input intercept point (IIP3) per DC power consumption (IIP3/DC) is improved by 3.85 dB. The LNA achieved 2.5-dBm IIP3 with 13.4-dB gain, 3.6 dB NF at 2.4 GHz consuming 8.56 mA from a 1.5-V supply.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 춘계종합학술대회
• /
• pp.995-998
• /
• 2005

본 논문에서는 시스템 온 칩 (SoC, System-on-Chip) 트랜시버에 적용이 가능하며. 저잡음 증폭기(LNA, Low Noise Amplifier)를 위한 자동 보상 회로 (ACC, automatic compensation circuit)를 제안한다. 개발된 회로는 고주파 내부 자체 검사 (BIST, Built-In Self-Test) 회로, 커패시터 미러 뱅크 (CMB, Capacitor Mirror Banks)와 디지털 처리장치로 구성되어 있다. 자동 보상 회로는 LNA가 정상 동작을 하지 않을 때 SoC 트랜시버의 구성요소인 디지털 프로세서를 이용하여 LNA가 정상 동작을 하도록 자동적으로 조정하는 역할을 한다.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2000년도 추계 기술심포지움 논문집
• /
• pp.61-64
• /
• 2000

IMT 2000 단말기용 2.14 GHz 대역의 저잡음 증폭기 (Low Noise Amplifier, LNA)를 MCM-C 기술을 이용하여 제작하고 그 특성을 측정하였다. 먼저 저잡음 증폭기 회로를 설계한 후, 각 소자들의 고주파 library를 이용한 회로 시뮬레이션으로과 특성을 확인하였다. 시뮬레이션 상에서 이득(Gain)은 17 dB 였으며, 잡음지수 (Noise Figure)는 1.4 dB 였다. MCM-C 저잡음 증폭기는 LTCC 기판과 전극 및 저항체의 동시소성에 의해 코일(L), 콘덴서(C), 저항(R)을 기판 내부에 넣었으며, 마이크로 스트립 라인과 SMD 부품의 실장을 위한 Pad를 최상부에 제작하였다. 기판은 총 6 층으로 구성하였으며, 내부에 포함된 수동소자는 코일 2개, 콘덴서 2개, 저항 3개 등 총 7 개 였다. 시작품의 특성 측정 결과, 2.14 GHz에서 이득은 14.7 dB 였으며, 잡음지수는 1.5 dB 정도의 값을 가졌다.

• 한국전자파학회논문지
• /
• 제20권9호
• /
• pp.900-905
• /
• 2009

본 논문에서는 전류 블리딩(bleeding)과 입력 인덕티브 직렬-피킹을 이용한 공통 드레인 귀환(Common Drain Feedback: CDFB) CMOS 광대역 저잡음 증폭기(Low Noise Amplifier: LNA)를 설계하였다. 캐스코드 증폭기와 귀환 증폭기를 DC 결합하여 블리딩 전류의 조정을 통해 LNA의 이득과 잡음 지수(Noise figure: NF)의 동적 제어를 실현하였다. 제작한 LNA는 2.5 GHz의 대역폭에서, 고이득 영역은 $1.7{\sim}2.8\;dB$ NF와 17.5 dB 이득, 그리고 27 mW의 전력 소비를 보이고, 저 이득 영역은 $2.7{\sim}4.0\;dB$ NF와 14 dB 이득, 그리고 1.8 mW의 전력 소비를 보인다.

• 한국정보통신학회논문지
• /
• 제4권1호
• /
• pp.67-76
• /
• 2000

본 논문에서는 INMARSAT 수신주파수인 1525-1545 MHz와 전세계 측위 시스템 수신주파수 15751 MHz 대역에서 초고주파용 수신장치로 사용되는 L-BAND(1525-1575 MHz)용 저잡음증폭기를 저항 결합회로를 사용하여 구현하였다. 사용된 저항 결합회로는 반사되는 전력이 정합 회로내의 저항에서 소모되므로 반사계수가 작아지고, 안정도도 개선되며, 또한 저잡음증폭기의 설계시 입력단 정합이 용이하였다. 저잡음증폭기의 구현에는 GaAs FET인 ATF-10136과 내부정합된 MMIC인 VNA-25를 이용하였으며, 알루미늄 기구물 안에 초고주파 회로와 자기 바이어스 회로를 함께 장착시켰다. 이렇게 제작된 저잡음증폭기는 32 dB의 이득, 0.8 dB 이하의 잡음지수와 18.6 dBm의 P1dB 출력을 얻었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -1
• /
• pp.654-657
• /
• 2002

This paper introduces the design and implementation of 40-㎓-band low noise amplifier (LNA) with ultra low gain flatness for wide-band wireless multimedia and satellite communication systems. The 40-㎓-band 4-stage LNA MMIC (Monolithic Microwave Integrated Circuit) demonstrates a small signal gain of more than 20 ㏈, an input return loss of 10.3 ㏈, and an output return loss of 16.3 ㏈ for 37$\square$42 ㎓. The gain flatness of the 40-㎓-band 4-stage LNA MMIC was 0.1 ㏈ for 37$\square$42 ㎓. The noise figure of the 40 ㎓-band LNA was simulated to be less than 2.7 dB for 37~42 ㎓. The chip size of the 4-stage LNA MMIC was 3.7${\times}$1.7 $\textrm{mm}^2$.

• ETRI Journal
• /
• 제29권5호
• /
• pp.670-672
• /
• 2007

An ultra-wideband low-noise amplifier is proposed with operation up to 8.2 GHz. The amplifier is fabricated with a 0.18-${\mu}m$ CMOS process and adopts a two-stage cascode architecture and a simplified Chebyshev filter for high gain, wide band, input-impedance matching, and low noise. The gain of 19.2 dB and minimum noise figure of 3.3 dB are measured over 3.4 to 8.2 GHz while consuming 17.3 mW of power. The Proposed UWB LNA achieves a measured power-gain bandwidth product of 399.4 GHz.