• 한국통신학회논문지
• /
• 제27권3C호
• /
• pp.234-240
• /
• 2002

AlGaAs/InGaAs/GaAs HBT를 이용하여 준밀리미터파 광대역 무선망(BWLL) 시스템의 가입자용 장치에 사용 가능한 전력증폭기를 개발하였다. 베이스 접지 HBT 소자의 비선형 등가 회로를 추출하여 선형 및 비선형 회로 시뮬레이션을 통하여 출력 전력 정합 회로를 갖는 증폭기를 설계하였으며, 이를 기초로 하여 세라믹 기판 위의 스텁을 이용하여 하이브리드 형태로 증폭기를 구현하였다. 제작된 전력증폭기는 24.4 GHz에서 최대 포화 출력 25.5 dBm, 35%의 전력 부가 효율을 얻었으며, 24.8 GHz에서는 7.5 dB의 최대 선형 이득을 얻었다. 또한, 24.25 GHz∼24.75 GHz의 주파수 대역에서 22 dBm 이상의 포화 출력 전력과 25% 이상의 전력 부가 효율을 얻었다.

• ETRI Journal
• /
• 제42권5호
• /
• pp.773-780
• /
• 2020

A 40 nm complementary metal oxide semiconductor carrier-aggregated drive amplifier with high linearity is presented for sub-GHz Internet of Things applications. The proposed drive amplifier consists of two high linear amplifiers, which are composed of five differential cascode cells. Carrier aggregation can be achieved by switching on both the driver amplifiers simultaneously and combining the two independent signals in the current mode. The common gate bias of the cascode cells is selected to maximize the output 1 dB compression point (P1dB) to support high-linear wideband applications, and is used for the local supply voltage of digital circuitry for gain control. The proposed circuit achieved an output P1dB of 10.7 dBm with over 22.8 dBm of output 3rd-order intercept point up to 0.9 GHz and demonstrated a 55 dBc adjacent channel leakage ratio (ACLR) for the 802.11af with -5 dBm channel power. To the best of our knowledge, this is the first demonstration of the wideband carrier-aggregated drive amplifier that achieves the highest ACLR performance.

• 한국전자파학회논문지
• /
• 제12권1호
• /
• pp.37-43
• /
• 2001

본 논문에서는 전력증폭기의 선형성을 광대역으로 개선시키기 위하여 delay 특성의영향에 대하여 고려하였다. 사용된 전력 증폭기의 이득은 37dB이고, 3단의 1W급으로 설계되었다. Error 증폭기는 4단으로 설계되었으며 이득은 55dB이다. 그리고 방향성 결합기 및 전력 분배기를 설계하였으며, 또한 크기와 위상을 조절하기 위한 장치로 vector modulator를 사용하였다. 각 모듈을 통합하여 주파수 2.11GHz에서 2.2GHz까지 delay 특성을 고려한 광대역 선형 전력 증폭기를 설계하였으며, 30MHz의 대역폭에 걸쳐 C/I$_3$비가 25dB 이상의 개선 효과를 얻었다.

• 한국전자파학회논문지
• /
• 제11권8호
• /
• pp.1407-1413
• /
• 2000

본 논문에서는 기지국용 전력 증폭기의 혼 변조 성분들을 극도로 억압하기 위해서 Error feedback 방식을 사용한 Feedforward 선형 전력 증폭기를 설계하였다. 특히, 제안된 선형 전력 증폭기는 기존의 피드백 기술의 단점인 증폭 이득의 손실을 없앤 Error feedback 기술과 Feedforward 기술을 혼합하여 적용하였다. 제안된 선형 전력 증폭기는 HP사의 EEsof ADS ver.1.3을 사용해서 설계.제작하였다. 측정결과, 이득 28 ㏈, P1㏈ 31 ㏈m인 주 전력 증폭기에 -7 ㏈m/tone을 갖는 1850 MHz와 1851.25 MHz의 2-tone 신호를 인가한 결과 전체 IMD가 약 35 ㏈ 개선되었다.

• 한국전자파학회논문지
• /
• 제13권10호
• /
• pp.998-1004
• /
• 2002

본 논문은 하나의 파일롯 신호를 이용하여 다중 캐리어를 수용하는 IMT-2000 전 대역에서 동작하는 중계기용 Feedforward 선형증폭기의 설계 및 제작에 관한 것이다. 본 논문에서 제시한 방법은 기존에 나와있는 파일롯 신호 인가 방법과는 달리 하나의 파일롯 신호를 분기하여 첫번째 루프(혼변조 신호 추출 루프)와 두번째 루프(혼변조 신호 제거 루프)에 인가함으로써, 증폭기에 입력되는 입력신호의 주파수와 레벨의 변화에 따라 자동 적응적으로 혼변조 신호들을 제거하도록 설계하였다. 제작 결과 2110 MHz - 2170 MHz 주파수 범위에서 최종 출력이 20 W$_{avg}$ 일 때 임의의 20 MHz에서 IMD 특성이 -60 dBc 이하가 됨으로써 20 dB 이상을 개선시켰으며 제안된 선형증폭기는 중계기의 다중캐리어 선형증폭기로서 적합함을 확인하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제13권4호
• /
• pp.318-330
• /
• 2013

This paper presents a high-linearity low-noise small-size programmable gain amplifier (PGA) based on a new low-noise low-distortion differential amplifier and a proposed reconfiguration technique. The proposed differential amplifier combines an inverter-based differential pair with an adaptive biasing circuit to reduce noise and distortion. The reconfiguration technique saves the chip size by half by utilizing the same differential pair for the input transconductance and load-stage, interchangeably. Fabricated in $0.18-{\mu}m$ CMOS, the proposed PGA shows a dB-linear control range of 21dB in 16 steps from -11 dB to 10 dB with a gain error of less than ${\pm}0.33$ dB, an IIP3 of 7.4~14.5 dBm, a P1dB of -7~1.2 dBm, a noise figure of 13dB, and a 3-dB bandwidth of 270MHz at the maximum gain, respectively. The PGA occupies a chip area of $0.04mm^2$ and consumes only 1.3 mA from the 1.8 V supply.

• ETRI Journal
• /
• 제33권5호
• /
• pp.679-688
• /
• 2011

A new discrete-amplitude pulse width modulation (DAPWM) scheme for a high-efficiency linear power amplifier is proposed. A radio frequency (RF) input signal is divided into an envelope and a phase modulated carrier. The low-frequency envelope is modulated so that it can be represented by a pulse whose area is proportional to its amplitude. The modulated pulse has at least two different pulse amplitude levels in order that the duty ratios of the pulse are kept large for small input. Then, an RF pulse train is generated by mixing the modulated envelope with the phase modulated carrier. The RF pulse train is amplified by a switching-mode power amplifier, and the original RF input signal is restored by a band pass filter. Because duty ratios of the RF pulse train are kept large in spite of a small input envelope, the DAPWM technique can reduce loss from harmonic components. Furthermore, it reduces filtering efforts required to suppress harmonic components. Simulations show that the overall efficiency of the pulsed power amplifier with DAPWM is about 60.3% for a mobile WiMax signal. This is approximately a 73% increase compared to a pulsed power amplifier with PWM.

• 전기학회논문지
• /
• 제58권6호
• /
• pp.1166-1173
• /
• 2009

In this paper, we studied on the power amplifier which has the output of the optimal to 100MHz-2GHz band. Optimal output power match was fabricated using the two types; one is the linear tapering and the other is the impedance transformer. In the case of output power match using linear tapering, output power was 35.35dBm at 2GHz and 31.41dBm at 100MHz. The other case of output match using impedance transformer, output power was 34.8dBm at 2GHz and 33.25dBm at 100MHz. Comparison of the results in the two cases, impedance transformer type present the improved results by l.84dB of output power.

• 전자공학회논문지D
• /
• 제35D권10호
• /
• pp.13-21
• /
• 1998

휘드훠워드 선형 전력 증폭기에 사용하는 적응형 주 신호 제거회로의 주 신호 제거 특성을 해석하였으며 선형 증폭기의 특성을 개선하기 위한 주 신호 제거 오차 제어방법을 제안한다. 이 해석을 통해 정상상태에서 주 신호 제거 율을 정확하게 예측함으로써 부 증폭기의 규격조건 및 주 증폭기의 백 오프 조건 등을 계산할 수 있으며 효율 및 경제성을 고려한 휘드훠워드 선형 증폭기의 최적설계가 가능하다.

• ETRI Journal
• /
• 제30권1호
• /
• pp.158-160
• /
• 2008

A highly linear and efficient GaN HEMT Doherty amplifier for wideband code division multiple access (WCDMA) repeaters is presented. For better performance, the adaptive gate bias control of the peaking amplifier using the power tracking circuit and the shunt capacitors is employed. The measured one-carrier WCDMA results show an adjacent channel leakage ratio of -43.2 dBc at ${\pm}2.5$-MHz offset with a power added efficiency of 40.1% at an average output power of 37 dBm, which is a 7.5 dB back-off power from the saturated output power.