• Journal of Electrical Engineering and Technology
• /
• 제8권6호
• /
• pp.1503-1511
• /
• 2013

This paper deals with the analysis of leakage current characteristics of silicone rubber insulator in order to develop a new condition monitoring tool to identify the flashover of outdoor insulators. In this work, laboratory based pollution performance tests are carried out on silicone rubber insulator under ac voltage at different pollution levels and relative humidity conditions with sodium chloride (NaCl) as a contaminant. Min-Norm spectral analysis is adopted to calculate the higher order harmonics and Signal Noise Ratio (SNR). Choi-Williams Distribution (CWD) function is employed to understand the time frequency characteristics of the leakage current signal. Reported results on silicone rubber insulators show that the flashover development process of outdoor polymer insulators could be identified from the higher order harmonics and signal noise ratio values of leakage current signals.

• The Korean Journal of Ceramics
• /
• 제2권2호
• /
• pp.95-101
• /
• 1996

Variations of the leakage current behaviors and interface potential barrier $({\Phi}_B)$ of rf-sputter deposited (Ba, Sr)$TiO_3$ (BST) thin films with thicknesses ranging from 20 nm to 150nm are investigated as a function of the thickness and bias voltages. The top and bottom electrodes are dc-sputter-deposited Pt films. ${\Phi}_B$ critically depends on the BST film deposition temperature, postannealing atmosphere and time after the annealing. The postannealing under $N_2$ atmosphere results in a high interface potential barrier height and low leakage current. Maintaining the BST capacitor in air for a long time reduces the ${\Phi}_B$ from about 2.4 eV to 1.6 eV due to the oxidation. ${\Phi}_B$ is not so dependent on the film thickness in this experimental range. The leakage conduction mechanism is very dependent on the BST film thickness; the 20 nm thick film shows tunneling current, 30 and 40 nm thick films show Shottky emission current.

• E2M - 전기 전자와 첨단 소재
• /
• 제10권1호
• /
• pp.26-32
• /
• 1997

The gate induced drain leakage(GIDL) current under the stress of worse case in -MOSFET's with ultrathin gate oxides has been measured and characterized. The GIDL current was shown that P-MOSFET's of the thicker gate oxide is smaller than that of the thinner gate oxide. It was the results that the this cur-rent is decreased with the increamental stress time at the same devices.It is analyzed that the formation components of GIDL current are both energy band to band tunneling at high gate-drain voltage and energy band to defect tunneling at low drain-gate voltage. The degradations of GIDL current was analyzed the mechanism of major role in the hot carriers trapping in gate oxide by on-state stress.

• 전기학회논문지
• /
• 제56권4호
• /
• pp.751-755
• /
• 2007

We have studied the variable conditions of reactive sputtering to prepare AM thin film. The leakage current showed below $10^{-9}A/cm^2$ at the deposition temperature of $250^{\circ}C\;and\;300^{\circ}C$ in the field of 0.1 MV/cm, and it was gradually increased and to be saturated in 0.2 MV/cm. The C-V characteristics of the above mentioned deposition temperature conditions showed a deep depletion phenomenon at inversion region. The C-V characteristics showed similarly under the DC power conditions of 100 and 150 W but were degraded at 200W. When the DC power was 100, 200, and 300 W the dielectric breakdown phenomenon was shown in 2.8, 3.2 and 5.2 MV/cm, respectively. It was found that AIN film was dominated by Poole-Frenkel conduction mechanism.

• 한국산학기술학회논문지
• /
• 제22권2호
• /
• pp.810-818
• /
• 2021

ESS의 누설전류는 PCS(Power Control System)측 누설전류와 계통불평형 전류로 인한 누설전류로 구분되는데, PCS측의 누설전류는 정상 상태 운전 시, IGBT(Insulated Gate Bipolar Transistor) 스위칭의 전압 변화량과 IGBT와 방열판 사이에 존재하는 기생 커패시턴스에 의해 발생한다. 또한, 계통불평형 전류에 의한 누설전류는 불평형 부하로 인해 발생한 불평형 전류가 Yg-∆ 결선방식의 3각 철심이 적용된 태양광전원 연계형 변압기의 중성선을 통해 ESS로 유입된다. 따라서, 본 논문에서는 방열판 유도공식을 통해 산정한 기생 커패시턴스에 의하여 PCS측의 누설전류 발생 메커니즘을 제시하고 또한, 계통불평형에 의한 ESS측의 누설전류 발생 메커니즘을 제안한다. 이를 바탕으로, 배전계통 상용해석 프로그램인 PSCAD/EMTDC를 이용하여 배터리부, PCS부, AC전원부로 이루어진 PCS측의 누설전류 발생 메커니즘과 배전 계통부, 불평형 부하부, ESS부로 이루어진 계통불평형에 의한 ESS측의 누설전류 발생 메커니즘을 모델링하고, 누설전류의 특성을 평가한다. 상기의 모델링을 바탕으로 시뮬레이션을 수행한 결과, 외함의 저항과 접지저항의 크기에 따라 PCS측의 누설전류는 7[mA]에서 34[mA]로, 계통불평형에 의한 배터리 외함으로 흐르는 누설전류는 3.96[mA]에서 10.76[mA]로 증가하여 배터리측에 큰 영향을 미침을 알 수 있었다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2000년도 춘계학술대회 논문집 전자세라믹스 센서 및 박막재료 반도체재료 일렉트렛트 및 응용기술
• /
• pp.88-91
• /
• 2000

The $(Sr_{0.85}Ca_{0.15})TiO_3$(SCT) thin films are deposited on Pt-coated electrode(Pt/TiN/$SiO_2$/Si) using RF sputtering method. The crystallinity of SCT thin films is increased with increase of substrate temperature in the temperature range of 200~500$[^{\circ}C]$. V-I characteristics of SCT thin films show the increasing leakage current with the increases of deposition temperature. The conduction mechanism of the SCT thin films observed in the temperature range of 25~100$[^{\circ}C]$ can be divided into four characteristic regions with different mechanism by the increasing current.

• 전기학회논문지
• /
• 제56권10호
• /
• pp.1786-1790
• /
• 2007

The $(SrCa)TiO_3(SCT)$ thin films are deposited on Pt-coated electrode ($Pt/TiN/SiO_2/Si$) using RF sputtering method at various deposition temperature. The dielectric constant of SCT thin films were increased with the increase of deposition temperature, and changed almost linearly in temperature ranges of $-80{\sim}+90[^{\circ}C]$. Also, SCT thin films was observed the phenomena of dielectric relaxation with the increase of frequency, and the relaxation frequency was observed above 200[kHz]. V-I characteristics of SCT thin films show the increasing leakage current with the increases of deposition temperature. The conduction mechanism of the SCT thin films observed in the temperature range of $25{\sim}100[^{\circ}C]$ can be divided into three characteristic regions with different mechanism by the increasing current. The region 1 below 0.8[MV/cm] shows the ohmic conduction. The region 2 can be explained by the Child's law, and the region 3 is dominated by the tunneling effect.

• 전자공학회논문지D
• /
• 제36D권6호
• /
• pp.44-51
• /
• 1999

High density DRAM의 cell capacitor로 촉망 받고 있는 고유전체 BST박막 커패시터의 저 전계(<0.2MV/cm) 영역에서의 전기전도 현상을 분석하였다. 저 전계 영역에서 Pt/BST/Pt구조의 MIM 커패시터에 일정 전계를 인가한 후 전류를 측정하는 I(t)방법을 이용하여 유전완화전류와 누설전류를 분리해내어 박막의 측정온도 변화, 전계의 크기, 인가방향 변화, 후속 열처리에 따른 BST 박막의 전기전도 기구를 분석하였다. 그 결과, 유전완화전류는 Hoppiong process에 의한 BST박막내부의 trap된 전자들의 이동에 의한 전하재배치로 설명되어지며, 누설전류도 박막내의 trap에 의한 poole-Frenkel process에 의한 것임을 알 수 있었다. 그리고 각 전류성분에 기억하고 있는 trap이 BST박막내의 산호 결핍임을 추정하였다.

• 마이크로전자및패키징학회지
• /
• 제5권1호
• /
• pp.101-110
• /
• 1998

큰 누설전류를 개선하고 누설전류 기구를 해석하기 위해 Pt/Ti/ SiO2/Si 기판상에서 2단계 sputtering 하여 PZT박막을 형성시켰다. 상온층과 perovskite의 두층으로 이루어진 PZT박막은 누설전류가 개선되었다. 특히 20nm의 상온층을 포함하는 PZT 박막은 유전상수 와 누설전류 특성이 모두 탁월한 것으로 나타났다. 이와 같은 조건에서 PZT 박막의 누설전 류 기구는 bulk 지배하는 기구로 바뀌었다.

• 전자공학회논문지
• /
• 제50권8호
• /
• pp.285-291
• /
• 2013

본 논문은 금속 산화물 반도체의 산화막 두께, 채널 폭과 길이에 따른 실리콘 산화막의 신뢰성 특성을 연구하였다. 스트레스전류와 전이전류는 스트레스 전압에 의하여 발생된다. 스트레스 유기 누설전류는 스트레스 전압 인가 동안과 인가 후의 실리콘 산화막에 나타난다. 이때 저레벨 스트레스 전압에 의한 저레벨 누설전류는 저전압 인가 동안과 인가 후의 얇은 실리콘 산화막에서 발생한다. 저레벨 누설전류는 각각 스트레스 바이어스 조건에 따라 스트레스전류와 전이전류를 측정하였다. 스트레스 채널전류는 일정한 게이트 전압이 인가동안 측정하였고 전이 채널전류는 일정한 게이트 전압을 인가한 후에 측정하였다. 본 연구는 소자의 구동 동작 신뢰성을 위하여 저레벨 스트레스 바이어스 전압에 의한 스트레스 전류와 전이전류가 발생되어 이러한 저레벨 누설전류를 조사하였다.