• 제목/요약/키워드: Lead free Solder

검색결과 199건 처리시간 0.057초

리플로우 횟수와 표면처리에 따른 Sn-Ag-Cu계 무연 솔더 범프의 고속전단 특성평가 (Effect of Reflow Number and Surface Finish on the High Speed Shear Properties of Sn-Ag-Cu Lead-free Solder Bump)

  • 장임남;박재현;안용식
    • 마이크로전자및패키징학회지
    • /
    • 제16권3호
    • /
    • pp.11-17
    • /
    • 2009
  • 휴대폰 및 휴대기기의 낙하 충격에 대한 관심이 증가되고 있는 상황에서 솔더 볼 접합부의 낙하 충격특성은 패드의 종류와 리플로우 횟수에 영향을 받게 되어 이에 따른 신뢰성 평가가 요구된다. 이와 관련한 평 가법으로 일반적으로는 JEDEC에서 제정한 낙하충격 시험법을 사용하고 있으나 이 방법은 고 비용과 장시간이 소모되는 문제가 있어 본 연구에서는 낙하충격 특성을 간접적으로 평가하는 시험항목인 고속 전단시험을 실시하여 리플로우 횟수에 의해 성장하는 금속간 화합물 층과 OSP(Organic Solderability Preservative), ENIG(Electroless Nickel Immersion Gold) 및 ENEPIG(Electroless Nickel Electroless Palladium Immersion Gold) 등 표면처리에 따른 고속 전단특성을 비교, 분석하였다. 그 결과 리플로우 횟수가 증가함에 따라 IMC 층의 성장으로 고속 전단강도와 충격 에너지 값은 점차 감소하였다. 리플로우 횟수가 1회일 때는 ENEPIG, ENIG, OSP 순으로 고속 전단강도와 충격 에너지 값이 높았고 8회일 때는 ENEPIG, OSP, ENIG 순으로 충격 에너지 값이 높게 측정되었다.

  • PDF

실리콘 실험실에 구리 오염을 방지 할 수 있는 고밀도/고균일의 Solder Bump 형성방법 (Fabrication Method of High-density and High-uniformity Solder Bump without Copper Cross-contamination in Si-LSI Laboratory)

  • 김성진;주철원;박성수;백규하;이희태;송민규
    • 마이크로전자및패키징학회지
    • /
    • 제7권4호
    • /
    • pp.23-29
    • /
    • 2000
  • 사용되는 metal구분 없이 반도체 공정장비들을 사용함으로써 cross-contamination을 유발시킬 수 있다. 특히, copper(Cu)는 확산이 쉽게 되어 cross-contamination에 의해 수 ppm정도가 wafer에 오염되더라도 트랜지스터의 leakage current발생 요인으로 작용할 수 있기 때문에 Si-IC성능에 치명적인 영향을 미칠 수 있는데, Si-LSI 실험실에서 할 수 있는 공정과 Si-LSI 실험실을 나와 할 수 있는 공정으로 구분하여 최대한 Si-LSI 장비를 공유함으로써 최소한의 장비로 Cu cross-contamination문제를 해결할 수 있다. 즉, 전기도금을 할 때 전극으로 사용되어지는 TiW/Al sputtering, photoresist (PR) coating, solder bump형성을 위한 via형성까지는 Si-LSI 실험실에서 하고, 독립적인 다른 실험실에서 Cu-seed sputtering, solder 전기도금, 전극 etching, reflow공정을 하면 된다. 두꺼운 PR을 얻기 위하여 PR을 수회 도포(multiple coaling) 하고, 유기산 주석과 유기산 연의 비를 정확히 액 조성함으로서 Sn:Pb의 조성비가 6 : 4인 solder bump를 얻을 수 있었다. solder를 도금하기 전에 저속 도금으로 Cu를 도금하여, PR 표면의 Cu/Ti seed층을 via와 PR표면과의 저항 차를 이용하여 PR표면의 Cu-seed를 Cu도금 중에 etching 시킬 수 있다. 이러한 현상을 이용하여 선택적으로 via만 Cu를 도금하고 Ti층을 etching한 후, solder를 도금함으로써 저 비용으로 folder bump 높이가 60 $\mu\textrm{m}$ 이상 높고, 고 균일/고 밀도의 solder bump를 형성시킬 수 있었다.

  • PDF

Sn-3.5Ag 무연 솔더를 이용한 Si-wafer와 FR-4기판의 상온접합 (Ultrasonic bonding between Si-wafer and FR-4 at room temperature using Sn-3.5Ag solder)

  • 김정모;조선연;김규석;이영우;정재필
    • 대한용접접합학회:학술대회논문집
    • /
    • 대한용접접합학회 2005년도 춘계학술발표대회 개요집
    • /
    • pp.54-56
    • /
    • 2005
  • Ultrasonic soldering using of Si-wafer to FR-4 PCB atroom temperature was investigated. Sn3.5Ag foil rolled $100{\mu}m$ was used for solder. The UBM of Si-die was Cu/ Ni/ Al from top to bottom and its thickness was $0.4{\mu}m$, $0.4{\mu}m$, $0.3{\mu}m$ respectively. Pad on FR-4 PCB comprised of Au/ Ni/ Cu from top to bottom and its thickness was $0.05{\mu}m$, $5{\mu}m$, $18{\mu}m$ respectively. The ultrasonic soldering time was changed from 0.5sec to 3.0sec and its power 1400W. As experimental result, reliable bond joint by ultrasonic at room temperature was obtained. The shear strength increased with soldering time up to 2.5 sec. That means at 2.5sec, the shear strength showed maximum rate of 65.23N. The strength decreased to 33.90N at 3.0 sec because the cracks generated along the intermetallic compound between Si-wafer and Sn-3.5mass%Ag solder. intermetallic compound produced by ultrasonic between the solder and the Si-die was $(Cu, Ni)_{6}Sn_{5}$ and the intermetallic compound between solder and pad on FR-4 was $(Ni, Cu)_{3}Sn_{4}$.

  • PDF

Wafer-Level CSP(Omega CSP)

  • Park, I.S.;Kang, I.S.;Kim, J.H.;Kim, J.Y.;Cho, S.J.;Park, M.G.;Chun, H.S.;Kih, J.S.;Hun, H.;Yu, J
    • 한국마이크로전자및패키징학회:학술대회논문집
    • /
    • 한국마이크로전자및패키징학회 2000년도 2nd Korea-Japan Advanceed Semiconductor Packaging Technology Seminar
    • /
    • pp.195-201
    • /
    • 2000
  • Current Status: Good Electrical performance for high speed device, Solder joint reliability-Passed 1600 cycles for 4M SRAM(3.27mm DNP),-Passed 400 cycles for large die(5.71 mm DNP), Future Plan: Improving Board Level Reliability for large die size, Lead free solder evaluation.

  • PDF

다파장 IR-heater를 이용한 재작업 장치 설계 (Design of Rework Device using Multi-wave IR-heater)

  • 조도현
    • 전자공학회논문지 IE
    • /
    • 제47권1호
    • /
    • pp.6-11
    • /
    • 2010
  • 본 논문은 다파장 IR-heater를 이용하여 전자부품을 솔더령 하거나 또는 회로기판으로부터 분리를 하는 전자회로기판 수리장치에 관한 설계를 다룬다. 이 IR 수리 장치는 IR-heater를 이용하여 납땜의 용융온도 설정에 따라 안정한 온도 제어 아래 목표 영역의 온도를 중가시킨다. 이렇게 설계된 시스템은 PCB와 실장된 소자에 어떠한 열 손상을 주지 않는다. 그 성능융 실험을 통해 평가한다.

X선을 이용한 표면 및 계면의 전자구조 측정방법 소개 (The introduction of X-ray spectroscopy for surface and interface electronic structures)

  • 조상완
    • 진공이야기
    • /
    • 제1권1호
    • /
    • pp.17-20
    • /
    • 2014
  • This article introduces the basic concepts of various soft X-ray spectroscopies in the study of surface and interface electronic structures. Especially, recent results of X-ray photoelectron spectroscopy experiments on organic/inorganic thin films and a lead-free solder alloys will be discussed. Soft X-ray spectroscopies to understand the chemical and electrical properties would be of broad interest in the vacuum science communities.

무연솔더페이스트의 신뢰성 규격 제정 (Standardization of reliability specification for lead free solder paste)

  • 강종태;박재현;김영섭;이중주
    • 대한용접접합학회:학술대회논문집
    • /
    • 대한용접접합학회 2004년도 춘계 학술발표대회 개요집
    • /
    • pp.73-74
    • /
    • 2004
  • Sn-Pb계 유연 솔더는 오랜 기간동안 전자기기의 가장 유효한 접합재료로 사용되어 왔다 그러나, 근년. 솔더를 사용한 전자기기의 폐기 시에 산성비에 의해 솔더중에 함유된 납(Pb) 성분이 용출되어 지하수를 오염시키고 이것이 인체에 흡수되면 지능저하, 생식기능저하 등 인체에 해를 미치는 환경오염 물질로 지적되고 있다. (중략)

  • PDF

전해 도금을 이용한 무연 솔더 합금 박막 제조 (Preparation and characterization of electroplated lead-free solder alloy)

  • 이희철;조진기
    • 한국표면공학회:학술대회논문집
    • /
    • 한국표면공학회 2012년도 춘계학술발표회 논문집
    • /
    • pp.136-136
    • /
    • 2012
  • 최근 전자제품의 크기가 소형화, 고성능화 되어감에 따라 전자제품을 구성하는 부품 크기도 작아지고, 배선의 피치 또한 미세화 되고 있다. 따라서 패키징 과정도 미세하고 정확한 제어를 필요로 하게 되었으며, 전해도금을 통한 정밀 패키징 공정이 도입되고 있다. 그러나 기존에는 패키징용 메인기판과 부품을 연결하는 솔더는 기존의 Sn-Pb 조성의 납을 포함하는 소재가 사용되었다. 하지만 납의 환경적 문제에 의해 사용을 금지하게 된 상태로 이를 대체하기 위한 무연 조성의 솔더가 연구되고 있다.

  • PDF

무연 도금 솔더의 특성 연구: Sn-Cu 및 Sn-Pb 범프의 비교 (Study on the Characteristics of Electroplated Solder: Comparison of Sn-Cu and Sn-Pb Bumps)

  • 정석원;정재필
    • 한국표면공학회지
    • /
    • 제36권5호
    • /
    • pp.386-392
    • /
    • 2003
  • The electroplating process for a solder bump which can be applied for a flip chip was studied. Si-wafer was used for an experimental substrate, and the substrate were coated with UBM (Under Bump Metallization) of Al(400 nm)/Cu(300 nm)Ni(400 nm)/Au(20 nm) subsequently. The compositions of the bump were Sn-Cu and eutectic Sn-Pb, and characteristics of two bumps were compared. Experimental results showed that the electroplated thickness of the solders were increased with time, and the increasing rates were TEX>$0.45 <\mu\textrm{m}$/min for the Sn-Cu and $ 0.35\mu\textrm{m}$/min for the Sn-Pb. In the case of Sn-Cu, electroplating rate increased from 0.25 to $2.7\mu\textrm{m}$/min with increasing current density from 1 to 8.5 $A/dm^2$. In the case of Sn-Pb the rate increased until the current density became $4 A/dm^2$, and after that current density the rate maintains constant value of $0.62\mu\textrm{m}$/min. The electro plated bumps were air reflowed to form spherical bumps, and their bonded shear strengths were evaluated. The shear strength reached at the reflow time of 10 sec, and the strength was of 113 gf for Sn-Cu and 120 gf for Sn-Pb.