• 대한전자공학회논문지SD
• /
• 제46권10호
• /
• pp.79-85
• /
• 2009

본 논문은 $0.18{\mu}m$ CMOS 공정을 이용하여 3.2 Gb/s serial link receiver를 설계하였다. High-speed links의 performance를 제한하는 가장 큰 요소는 transmission channel bandwidth, timing uncertainty가 있다. 이러한 문제점을 해결하기 위한 방법으로 multi-level signaling(4-PAM)을 이용하였다. 추가적으로 전송속도를 높이고 BER를 낮추기 위한 방법으로 current-mode amplifier, CML sampling latch를 사용하였다. 4-PAM receiver의 최대 데이터 전송속도는 3.2 Gb/s이다. BER은 $1.0{\times}10^{-12}$ 이하이며 chip size는 $0.5\;{\times}\;0.6\;mm^2$이고 1.8 V supply voltage에서 49mA current를 소모한다.

• 대한전자공학회논문지SD
• /
• 제45권10호
• /
• pp.1-6
• /
• 2008

고전압 MOSFET에서 스냅백 이후의 유지 전압은 구동전압에 비해 매우 작아서 고전압 MOSFET이 파워 클램프로 바로 사용될 경우 래치업 문제를 일으킬 수 있다. 본 연구에서는 Drain-Extended PMOS를 이용하여 래치업 문제가 일어나지 않는 구조를 제안하였다. 제안된 구조에서는 래치업의 위험을 피하기 위해 소자가 스냅백이 일어나지 않는 영역으로 동작 영역을 제한하였다. $0.35\;{\mu}m$ 60V BCD(Bipolar-CMOS-DMOS) 공정을 사용하여 제작된 칩을 측정한 결과를 통해 제안된 기존의 gate-driven 구조의 LDMOS(Lateral Double-Diffused MOS)를 사용한 ESD 파워 클램프에 비해 500% 성능향상(강인성)이 있게 된 것을 알 수 있다.

• 전자공학회논문지SC
• /
• 제45권3호
• /
• pp.51-58
• /
• 2008

본 논문은 반도체를 이용한 열화방지형 파워폴딩 제어기 설계에 관한 연구이다. 파워기술은 자동차용 사이드 미러 접이 콘트롤러, 와이퍼 콜트롤러, 안테나 콘트롤러, 파워윈도우 콘트롤러 등에 사용되고 있는 모터제어기술로 기존의 제어 방식은 DC 모터, 스위칭 소자 그리고 Relay 등을 조합한 방식을 채택하고 있다. 그러나 이러한 방식은 동작에 대한 신뢰성 및 내구성, 노이즈 등의 문제점을 극복하는데 한계를 갖고 있다. 따라서 본 논문에서는 모터의 동작을 감시하기 위한 방법으로 부하감지부에서 Motor의 Brush Noise를 감지하도록 하였고, R, C 충 방전 시정수에 의한 정밀시간 제어 방법으로 모터의 열화현상을 최소화하였다. 그리고 스위칭 소자로 반도체 소자인 MOSFET를 사용함으로써 동작의 안정성과 수명의 한계를 극복할 수 있는 제어장치를 설계하였다. 연구결과 모터의 반복 동작시간, Cut-off Time, 동작전압 범위, 전원 발생 노이즈 등에서 최대 11배 이상 향상된 효과를 얻을 수 있었다.

• Journal of Astronomy and Space Sciences
• /
• 제22권4호
• /
• pp.537-558
• /
• 2005

본 논문에서는 HAUSAT-2위성이 운용될 케도의 우주 방사능 환경 및 총 피폭효과(Total Ionizing Dose), 단일사건 효과(Single Event Effects) 등에 대해 분석하였다. 총 피폭효과에 영향을 미치는 우주 방사능은 포획된 양성자, 전자, 태양 양성자 및 우주선이다. 총 피폭효과는 선량 심도선 분석을 통해 해석을 수행하였으며, DMBP(Design Margin Breakpoint) 방법과 3-D 구분구적법을 이용하여 HAVSAT-2의 부품의 총 피폭량에 대한 내성을 검증하였다. 단일사건 효과에 대하여 위성체 외부와 내부 방사능 환경으로 양성자와 중이온에 대하여 선형에너지 전달량(LET) 스펙트럼을 분석하였으며, HAUSAT-2의 전자소자로 사용예정인 MPC860T2B 마이크로프로세서와 메모리 K6X8008T2B에 대한 SEU(Single Event Upset) 및 SEL(Single Event Latch-up) 발생률을 추정하였다. 분석 결과 SEU는 운용 중에 수차례 발생하며 SEL 발생은 임무기간동안 일어나지 않을 것으로 추정되었다. HAUSAT-2는 소프트웨어 해밍코드 EDAC을 이용하여 SEU 발생에 대처할 수 있는 시스템 레벨의 설계를 반영하였다. 이 연구에서 수행된 방사능 해석은 ESA의 SPENVIS소프트웨어를 이용하였다.

• 한국방사선학회논문지
• /
• 제11권3호
• /
• pp.101-108
• /
• 2017

DC/DC 컨버터는 임의의 직류전원을 부하가 요구하는 형태의 직류전원으로 변환시키는 효율이 높은 전력변환기이다. 고급형 DC/DC 컨버터는 MOSFET(산화물-반도체 전계 효과 트랜지스터)를 제어하기 위해 OP-Amp.(연산 증폭기)를 실장한 PWM-IC(펄스폭 변조 집적회로)를 사용한다. OP-Amp.는 증폭기 기능을 수행하는데 방사선 영향으로 전기적 특성이 변화하는데 본 논문에서는 코발트 60 (60Co) 저준위 감마발생기를 이용한 TID실험과 5종류의 중이온 입자를 이용하여 SEL 실험을 수행하는데 바이어스(bias) 전류가 순간적으로 과전류가 흘러 SEL이 발생된다. OP-Amp.의 TID 실험은 조사율은 5 rad/sec.로 전체 조사량을 30 krad 까지 수행하였으며, SEL 실험은 제어보드를 구현한 후 LET($MeV/mg/cm^2$)별 cross section($cm^2$)을 이용하여 성능평가를 하는데 있다.

• Journal of Biosystems Engineering
• /
• 제30권2호
• /
• pp.81-88
• /
• 2005

Manual transplanting Chinese cabbage needs 184 hours per ha in Korea. Mechanization of Chinese cabbage transplanting operation has been highly required because it needs highly intensive labor during peak season. This study was conducted to developed walking-type Chinese cabbage transplanter. In order to find out design factor of the transplanter, a kinematic analysis software, RecurDyn, was used. The prototype was tested in the circular soil bin and its operating motion was captured and analyzed using high speed camera system. Prototype was one row type which utilized original parts of engine, transmission and etc. from walking-type rice transplanter in order to save the manufacturing cost. Success ratio of pick-up device of hole-pin type and latch type were $96.0\%$ and $99.2\%$, respectively. which was highly affected by feeding accuracy of feeding device of seedling. Transplanting device of the prototype produced a elliptic loci which were coincident with those produced by the computer simulation. Prototype proved good performance in transplanting with mulching and without mulching operation, either. Working performance of prototype was 22 hours per ha and operation cost of the prototype was 961,757 won per ha. So, it would reduce $88\%$ of the labor and $29\%$ of operation cost.

• 한국정보통신학회논문지
• /
• 제15권3호
• /
• pp.510-520
• /
• 2011

본 논문에서는 유한체 $GF(3^m)$상에서 모든 항에 0이 아닌 계수가 존재하는 기약 다항식에 대하여 m이 홀수 및 짝수인 경우인$GF(3^m)$상의 승산 알고리즘을 제시하였으며, 제시된 승산 알고리즘을 이용하여 고속의 병렬 입-출력 모듈구조의 승산기를 구성하였다. 제시한 승산기의 구성은 $(m+1)^2$개의 동일한 기본 셀들로 설계되었으며, 기본 셀은 1개의 mod(3) 가산 게이트와 1개의 mod(3) 승산 게이트로 구성하였다. 셀에 래치를 사용하지 않았으므로 회로가 가장 간단하며, 셀당 지연시간도 $T_A+T_X$로서 가장 적다. 본 연구에서 제안한 승산기는 규칙성과 셀 배열에 의한 모듈성을 가지므로 m이 큰 회로의 확장이 용이하며 VLSI회로 실현에 적합할 것이다.

• 한국정보처리학회논문지
• /
• 제1권4호
• /
• pp.469-478
• /
• 1994

이 연구에서는 고해상도 컬러 그래픽, 디지탈 영상신호처리, HDTV 등에 적합한 10비트 이상의 고해상도, 100 MHz이상의 변환 속도를 갖는 고속, 고정밀 정보처리용 D/A변환기를 설계하였다. 고속 동작을 위해 매트릭스 형태의 전류원 배열, 파이프 라인을 사용하지 않는 래치, 그리고 트랜스미션 함수 이론을 이용한 이차원 구조의 디 코더를 설계하였다. 이러한 구조는 정확성 및 선형성에서 우수한 특성을 보이며, 빠른 변환속도, 저전력 구현에 적합하다. 실리콘 면적의 소비를 줄이고 정밀도를 유지하기 위해 매트릭스 전류원을 가중 전류원과 비가중 전류원으로 분리하여 구성하였다. 고정 밀도를 얻기 위한 방안으로 글리치를 억제하는 새로운 전류원을 설계하고, 선형성을 개선하기위한 방안으로, 특정 시스템에서 최적의 스위칭 순서를 결정할 수 있고, grade error, 대칭적 오차 어느 것도 최대가 되지 않도록 제한하는 새로운 스위칭 알고리즘 을 제안하였다. 설계된 회로는 5V 공급 전원에 대하여 130mW의 전력소비 특성을 보이 고, 10 비트 이상의 분해능, 100MHz 이상의 속도로 동작할 수 있다.

• 한국정보처리학회논문지
• /
• 제7권1호
• /
• pp.235-244
• /
• 2000

본 연구에서 PLL을 이용한 고속 마이크로프로세서용 클럭발생회로를 설계하였다. 이 회로는 32MHz${\sim}$1GHz 클럭을 발생시키며 마이크로프로세서내에 내장될 수 있다. 동적 차동래치를 사용하여 고속 D Flip-Flop을 설게하였고 이에 의거한 새로운 형태의 위상주파수 검출기를 제시하였다. 이 검출기는 위상민감도오차가 매우 적으며 이를 사용한 PLL은 위상오차가 적은 우수한 위상특성을 지닌다. 또한 전압제어발진기 VCO의 선형적 제어를 위하여 전압-전류 변환기가 구동하는 전류제어 발진기로 구성된 새로운 구조의 VCO를 제시하였다. 이러한 PLL에서 제어전압 범위를 1V${\sim}$5V로 넓히고 발생클럭의 주파수를 32 MHz${\sim}$1 GHz로 증가시킬 수 있었다. 클럭발생회로는 $0.65\;{\mu}m$ CMOS 기술을 이용하여 설계하였다. 이 회로는 $1.1\;{\mu}s$의 lock-in 시간과 20mW 이하의 전력소비를 갖는다.

• 한국통신학회논문지
• /
• 제23권8호
• /
• pp.2064-2071
• /
• 1998

휴대용 기기에서 자체 발진하여 클럭원으로 사용되는 TCXO의 출력과 같은 작은 진폭(400mV)의 정현파 입력을 내부 논리회로의 클럭원으로 사용하기 위한 파형정형 및 50%의 듀티 비(duty ratio)의 출력을 가지는 새로운 디지털 클럭레벨 변환기를 설계, 개발 하였다. 정, 부 두 개의 비교기, RS 래치, 차아지 펌프, 기준 전압 발생기로 구성된 새로운 신호 변환회로는 출력파형의 펄스 폭을 감지하고, 이 결과를 궤환루프로 구성하여 입력 비교기 기준 전압단자로 궤환시킴으로서 다지털 신호레벨의 정확한 50%의 듀티 비를 가진 출력을 생성할 수 있다. 개발한 레벨변환기는 ADC등의 샘플링 클럭원, PLL 또는 신호 합성기의 클럭원으로 사용할 수가 있다. 설계는 $0.8\mu\textrm{m}$ double metal double poly analog CMOS 공정을 사용하고, BSIM3 model을 사용하였으며, 실험결과 370mV의 정현파 입력율 50 + 3%의 듀티 비를 가진 안정된 논리레벨 출력 동작특성을 얻을 수 있었다.