• 제목/요약/키워드: Language delay

검색결과 128건 처리시간 0.023초

Identification of Potocki-Lupski syndrome in patients with developmental delay and growth failure

  • Jun, Sujin;Lee, Yena;Oh, Arum;Kim, Gu-Hwan;Seo, Eulju;Lee, Beom Hee;Choi, Jin-Ho;Yoo, Han-Wook
    • Journal of Genetic Medicine
    • /
    • 제16권2호
    • /
    • pp.49-54
    • /
    • 2019
  • Purpose: Potocki-Lupski syndrome (PTLS), is a recently identified, rare genomic disorder. The patients are affected by infantile hypotonia, poor growth and developmental delay. Facial dysmorphism may not be obvious in some patients. PTLS is associated with microduplication at chromosome 17p11.2. In the current study, three Korean patients are reported with their clinical and genetic features. Materials and Methods: The clinical findings of each patient were reviewed. Karyotyping and multiplex ligation-dependent probe amplification (MLPA) analyses were done for genetic diagnoses. Results: All the patients did not have the characteristic dysmorphic features, such as broad forehead, triangular face, asymmetric smile and palpebral fissures. On the other hand, all three patients were affected by variable degree of developmental delay, poor oral intake, failure to thrive, and language development disorders. Chromosome 17p11.2 duplication was identified by conventional karyotyping analysis only in one patient, whereas the other confirmed by MLPA analyses. Conclusion: Delayed development was mostly commonly observed in our patients without distinct dysmorphic facial features. In this respect, genomic screening in patients with developmental delay would identify more cases with PTLS to understand their long-term clinical courses with the development of adequate psychological and rehabilitation education program.

Deep Submicron CMOS ASIC에서 다중 구동 게이트를 갖는 배선회로 해석 기법 (An Analysis Technique for Interconnect Circuits with Multiple Driving Gates in Deep Submicron CMOS ASICs)

  • 조경순;변영기
    • 전자공학회논문지C
    • /
    • 제36C권12호
    • /
    • pp.59-68
    • /
    • 1999
  • ASIC의 타이밍 특성 분석은 회로를 구성하는 게이트와 이들을 연결하는 배선의 지연 시간을 바탕으로 이루어진다. 게이트의 지연 시간은 입력에 인가된 파형의 천이 시간과 출력에 연결된 부하 커패시턴스를 변수로 하는 이차원 테이블로 모델링할 수 있다. 배선의 지연 시간은 배선에서 추출한 저항, 커패시턴스 등으로 구성된 배선회로에 AWE 기법을 적용하여 계산할 수 있다. 그러나 이들 지연 시간은 구동 게이트와 배선의 상호 작용의 영향을 받으므로 이 효과를 반영하여 이차원 테이블 모델과 AWE 기법을 사용하여야 한다. 배선을 구동하는 게이트가 한 개라는 가정 하에서 유효 커패시턴스와 게이트 구동 모델을 통하여 상호 작용을 고려하는 기법이 제안된 바 있다. 본 논문은 이를 확장하여 병렬로 연결된 여러 개의 CMOS 게이트가 동시에 배선을 구동하는 경우를 다룰 수 있는 기법을 제시하고 있다. 이 기법을 C 프로그램으로 구현하여 CMOS ASIC 제품에 적용한 결과 , 게이트와 배선의 지연 시간을 SPICE와 비교하여 수 십 배 이상 빠른 속도와 수 % 이내의 오차로 분석하였다.

  • PDF

MIMO-OFDM 기반 SDR 시스템을 위한 효율적인 FFT 프로세서 설계 (Design of Efficient FFT Processor for MIMO-OFDM Based SDR Systems)

  • 양기정;정윤호
    • 대한전자공학회논문지SD
    • /
    • 제46권12호
    • /
    • pp.87-95
    • /
    • 2009
  • 본 논문에서는 MIMO-OFDM 기반의 SDR 시스템을 위한 효율적인 FFT 구조를 제안한다. 제안한 scalable FFT/IFFT 프로세서는 64/128/512/1024/2048-point FFT 연산을 가변적으로 수행할 수 있다. 또한 mixed radix (MR) 기법과 multi-path delay commutator (MDC) 구조를 사용하여 비단순 승산을 줄임으로써 기존의 설계 구조에 비해 시스템 수율 변화 없이 하드웨어 복잡도를 크게 감소시켰다. 제안된 scalable FFT/IFFT 프로세서는 하드웨어 설계 언어 (HDL)를 이용하여 설계 되었고, 0.18um CMOS 스탠다드 셀 라이브러리를 이용하여 논리 합성되었다. 논리합성 결과 4채널 radix-2 single-path delay feed back (R2SDF) FFT 프로세서와 비교시 59% 감소된 게이트 수와 39% 감소된 메모리로 구현 가능함을 확인하였고, 4채널 radix-2 MDC (R2MDC) FFT 프로세서와 비교시 16.4% 감소된 게이트 수와 26.8% 감소된 메모리로 구현 가능함을 확인하였다.

단독성 고메티오닌혈증 환아들의 임상적 특성과 유전자 분석 (Clinical Findings and Genetic Analysis of Isolated Hypermethioninemia Patients in Korea)

  • 유상수;이민희;이정호;이동환
    • 대한유전성대사질환학회지
    • /
    • 제13권2호
    • /
    • pp.98-103
    • /
    • 2013
  • Purpose: MAT-I/III deficiency by MAT1A gene mutation causes isolated hypermethioninemia, which is considered to be a clinically benign disease. But in some patients, mental retardation, developmental delay, myelination disorder may be shown. This study was performed to find out the clinical manifestations and genetic characteristics of patients with isolated hypermethioninemia. Methods: Clinical, biochemical and genetic analysis were done to 10 patients with isolated hypermethioninemia who were referred to department of pediatrics, Soonchunhyang University Hospital from March 1999 to March 2012. Results: At first visit, all patients' mean plasma methionine level was 5.5 mg/dL (2.1-14.6) and there were no increase of amino acid levels including homocystine in all patients. Serum homocysteine level was evaluated in seven patients who visited after year 2003, and ranged from 4.96 to $11.15{\mu}mol/L$ (normal < $25{\mu}mol/L$). Methionine restricted diet was started to all patients. Nine patients who managed regularly showed normal development, but one patient whose initial plasma methionine level was 14.6 mg/dL showed language delay at 1 year of age and was diagnosed as mild mental retardation (IQ=66) at 6 years of age. Genetic analysis was done to eight patients, R264H mutation was identified in seven patients. Also, both R299C and R356Q mutation were identified in one patient. Conclusion: Clinical findings in patients with isolated hypermethioninemia were generally good, but one patient showed mental retardation and language difficulty. R264H mutation which usually inherits as an autosomal dominant trait was most frequently found in our patients, and R299C/R356Q mutation were also identified.

  • PDF

CMOS 게이트에 의해서 구동되는 배선 회로의 타이밍 특성 분석 (Analysis of timing characteristics of interconnect circuits driven by a CMOS gate)

  • 조경순;변영기
    • 전자공학회논문지C
    • /
    • 제35C권4호
    • /
    • pp.21-29
    • /
    • 1998
  • As silicon geometry shrinks into deep submicron and the operating speed icreases, higher accuracy is required in the analysis of the propagation delays of the gates and interconnects in an ASIC. In this paper, the driving characteristics of a CMOS gate is represented by a gatedriver model, consisting of a linear resistor $R_{dr}$ and an independent ramp voltage source $V_{dr}$ . We drivered $R_{dr}$ and $V_{dr}$ as the functions of the timing data representing gate driving capability and an effective capacitance $C_{eff}$ reflecting resistance shielding effect by interconnet circuits. Through iterative applications of these equations and AWE algorithm, $R_{dr}$ , $V_{dr}$ and $C_{eff}$ are comuted simulataneously. then, the gate delay is decided by $C_{eff}$ and the interconnect circuit delay is determined by $R_{dr}$ and $V_{dr}$ . this process has been implemented as an ASIC timing analysis program written in C language and four real circuits were analyzed. In all cases, we found less than 5% of errors for both of gate andinterconnect circuit delays with a speedup factor ranging from a few tens to a few hundreds, compared to SPICE.SPICE.

  • PDF

Control of Inverted Pendulum Using Continuous Time Deadbeat Control

  • Lee, Ho-Jin;Kim, Seung-Youal;Lee, Jung-Kook;Kim, Jin-Yong;Lee, Seung-Hwan;Lee, Keum-Won;Lee, Jun-Mo
    • 제어로봇시스템학회:학술대회논문집
    • /
    • 제어로봇시스템학회 2005년도 ICCAS
    • /
    • pp.510-513
    • /
    • 2005
  • Due to the asymptotic property, deadbeat control can hardly be applied to the continuous time system control. But some delay element method can deal such a problem. Besides delay element method, well-known digital deadbeat control can be used by the aid of some smoothing elements. In this paper, 2nd order smoothing element is used for the smoothing of the digital deadbeat controller. And this element is argumented to the plant, and so control problem is to control the argumented system digitally. We simulated this control system using Matlab language and finally apply this algorithm to the rotary inverted pendulum system.

  • PDF

연속계 Deadbeat 제어를 적용한 도립진자 제어 (Control of Inverted Pendulum Using Continuous Time Deadbeat Control)

  • 김성열;이금원
    • 조명전기설비학회논문지
    • /
    • 제18권6호
    • /
    • pp.108-113
    • /
    • 2004
  • 점근특성 때문에 deadbeat제어는 연속계시스템에는 거의 적용이 불가능하다. 그러나 지연요소법은 이런 문제를 해결할 수 있다. 지연요소법외에도 잘 알려진 디지털 deadbeat제어가 평활요소를 추가하여 사용될 수 있다. 본 논문에서는 2차 평활요소를 디지털 deadbeat제어기에 사용한다. 그리고 이 요소는 플랜트에 확장되고 따라서 확장된 시스템을 디지털제어하게 된다. 이 제어시스템을 Matlab언어를 사용하여 회전형 도립진자 시스템에 적용하여 시뮬레이션한다.

고성능 집적회로 설계를 위한 새로운 클락 배선 (A New Clock Routing Algorithm for High Performance ICs)

  • 유광기;정정화
    • 전자공학회논문지C
    • /
    • 제36C권11호
    • /
    • pp.64-74
    • /
    • 1999
  • 본 논문에서는 연결 에지 추가 기법을 이용하여 주어진 클락 스큐를 만족시키면서 동시에 총 배선 길이를 증가시키지 않는 새로운 클락 배선 최적화 알고리즘을 제안한다. 고속의 동기식 집적 회로에서는 클락 스큐가 회로의 속도를 제한하는 주된 요소로 작용하므로 성능의 향상을 위해서는 클락 스큐를 최소화해야 한다. 일반적으로 클락 스큐를 최소화하면 총 배선 길이가 증가하므로 오동작하지 않는 클락 스큐 범위 내에서 클락 배선을 수행한다. 이를 이용하여 본 논문에서는 제로 스큐 트리에 연결 점 이동 방법을 적용하여 총 배선길이와 지연 시간을 감소시킨다. 제안하는 알고리즘은 클락 트리의 두 노드 사이에 연결 에지를 추가하여 일반적인 그래프 형태의 클락 토폴로지를 구성하여 주어진 클락 스큐 범위를 만족시키고 동시에 총 배선장의 증가를 억제한다. 연결 에지를 구성하는 두 노드를 선택하기 위한 새로운 비용 함수를 고안하였다. 클락 트리 상에서 지연 시간의 차이가 크면서 거리가 가까운 두 노드를 연결함으로서 싱크 사이의 지연 시간의 차를 감소시켜서 클락 스큐를 감소시킨다. 또한 클락 신호선의 지연 시간 최소화를 위하여 배선 토폴로지 설계 및 배선 폭 조절 알고리즘을 개발하였다. 본 논문에서 제안하는 알고리듬을 C 프로그램 언어로 구현하여 실험한 결과 주어진 스큐 범위를 만족시키면서 지연 시간을 감소시키는 효과를 얻을 수 있었다

  • PDF

공사일지의 텍스트 마이닝을 통한 우천 공기지연 리스크 정량화 (Quantification of Schedule Delay Risk of Rain via Text Mining of a Construction Log)

  • 박종호;조민건;엄세호;박선규
    • 대한토목학회논문집
    • /
    • 제43권1호
    • /
    • pp.109-117
    • /
    • 2023
  • 건설공사에서의 공기지연은 공사금액 증가, 발주처 클레임, 무리한 공기단축에 따른 건설공사의 질 하락 등 건설프로젝트에 악영향을 끼치는 주요 리스크 요인이다. 기존 연구에서는 공기지연 리스크의 중요도 및 우선순위를 파악하고 중요도에 따라 공정을 관리하였으나, 공기지연 리스크의 심도는 데이터 수집의 한계 등으로 정량화 연구가 미흡하다. 따라서 본 연구에서는 BERT (Bidirectional Encoder Representations from Transformers) 언어 모델을 활용하여 비정형데이터로 저장된 공사일지의 작업내용을 분석 가능한 WBS (Work Breakdown Structure) 기반의 정형데이터로 변환하고 리스크 분류 및 도출 체계, 공정계획에 사용가능한 리스크 발생확률, 리스크 확률분포(심도)의 정량화 방안을 제시하였다. 제안된 프로세스를 고속도로공사 8개 공구에 적용하여, 39개 세부 공중 중 8개의 세부 공종에서 75건의 우천 공기지연 리스크를 도출하였다. K-S 검정을 통해 4개 공종에서 유의미한 확률분포를 도출하였으며 위험도를 비교하였다. 향후 본 연구에서 제시된 프로세스는 시공단계에서 발생하는 다양한 공기지연 요인의 도출 및 심도 정량화에 적용될 수 있을 것으로 기대된다.

Recent update on reading disability (dyslexia) focused on neurobiology

  • Kim, Sung Koo
    • Clinical and Experimental Pediatrics
    • /
    • 제64권10호
    • /
    • pp.497-503
    • /
    • 2021
  • Reading disability (dyslexia) refers to an unexpected difficulty with reading for an individual who has the intelligence to be a much better reader. Dyslexia is most commonly caused by a difficulty in phonological processing (the appreciation of the individual sounds of spoken language), which affects the ability of an individual to speak, read, and spell. In this paper, I describe reading disabilities by focusing on their underlying neurobiological mechanisms. Neurobiological studies using functional brain imaging have uncovered the reading pathways, brain regions involved in reading, and neurobiological abnormalities of dyslexia. The reading pathway is in the order of visual analysis, letter recognition, word recognition, meaning (semantics), phonological processing, and speech production. According to functional neuroimaging studies, the important areas of the brain related to reading include the inferior frontal cortex (Broca's area), the midtemporal lobe region, the inferior parieto-temporal area, and the left occipitotemporal region (visual word form area). Interventions for dyslexia can affect reading ability by causing changes in brain function and structure. An accurate diagnosis and timely specialized intervention are important in children with dyslexia. In cases in which national infant development screening tests have been conducted, as in Korea, if language developmental delay and early predictors of dyslexia are detected, careful observation of the progression to dyslexia and early intervention should be made.