• ETRI Journal
• /
• 제25권5호
• /
• pp.297-304
• /
• 2003

A multimedia SoC often requires a large internal buffer, because it must store the whole search window to reduce the huge I/O bandwidth of motion estimation. However, the silicon area of the internal buffer increases tremendously as the search range becomes larger. This paper proposes a new method that greatly reduces the internal buffer size of a multimedia SoC while the computational cost, I/O bandwidth, and image quality do not change. In the proposed method, only the overlapped parts of search windows for consecutive macroblocks are stored in the internal buffer. The proposed method reduces the internal buffer. The proposed method reduces the internal buffer size to 1/5.0 and 1/8.8 when the search range is ${\pm}64{\times}{\pm}$64 and ${\pm}128{\times}{\pm}$128, respectively.

• 한국통신학회논문지
• /
• 제39B권2호
• /
• pp.86-94
• /
• 2014

광 패킷 스위칭은 미래 광 인터넷을 위한 스위칭 기술로 고려되고 있다. 광 패킷 스위칭 내부의 경합 해결을 위해 파장 변환 기법이 광 지연 선로 버퍼와 함께 일반적으로 사용되어 진다. 본 논문에서는 공유형 혹은 아웃풋 광 지연 선로 버퍼를 갖는 비동기 광 패킷 스위칭 시스템의 비용 효율적인 설계를 위해 가변 파장 변환기를 공유함으로써 필요한 파장변환기 개수의 감소를 도출한다. 비동기 가변길이 패킷들을 비용 효율적 설계를 위해 고려하였고, 그러한 광 패킷 스위칭 시스템 내부에 필요한 가변 파장 변환기 개수를 도출하기 위해 출력 단의 채널뿐아니라 유용 가능한 가변 파장 변환기와 내부 파장 또한 찾아 주는 스케쥴링 알고리즘을 제안한다. 제안된 알고리즘을 공유형 혹은 아웃풋 광 지연 선로 버퍼를 갖는 비동기 광 패킷 스위칭 시스템에 적용하여 비용 효율적 설계를 위해 필요한 가변 파장 변환기 및 내부 파장 개수를 도출하였다.

• 전기전자학회논문지
• /
• 제5권1호
• /
• pp.52-58
• /
• 2001

본 논문에서는 입력이 TTL 전압 레벨일 때 저전력으로 동작하도록 설계된 TTL-to-CMOS 입력버퍼의 회로를 제안한다. 회로 구성은 내부 활성 클럭펄스로 제어되는 반전형 입력버퍼와 래치로 구성하고, 직류 단락전류를 제거하기 위해 클럭펄스가 로우상태일 때는 입력버퍼가 동작되지 않도록 하고 하이일 때만 정상적으로 동작되도록 하였다. 시뮬레이션을 수행한 결과 제안된 회로의 전력-지연 곱이 하나의 입력당 33.7% 줄어듬을 확인하였다.

• 인터넷정보학회논문지
• /
• 제10권2호
• /
• pp.171-177
• /
• 2009

광 패킷 스위칭 기술은 대용량 인터넷 트래픽을 패킷레벨에서 보다 유동적인 대역폭으로 전송해 줄 수 있으며, WDM 계층과 I P 계층을 유연하게 통합 해 줄 수 있기 때문에 차세대 광 인터넷을 위한 가장 강력한 스위칭 기술 중 하나이다. 광 패킷 스위칭 기술의 연구는 동기식 망 안에서의 연구와 비동기식 망 안에서의 연구로 나뉘며 본 논문에서는 인터넷 트래픽과 같은 비동기 가변길이 패킷들을 위한 광 패킷 스위치 내부에 경합해결 이슈에 초점이 맞추어져 있다. 하이브리드 버퍼는 광 지연 선로 버퍼와 전자 버퍼로 구성 되어 비동기 가변길이 패킷들의 경합 해결을 위한 하나의 대체 버퍼로서 패킷 손실 확률을 감소시키기 위해 소개된바 있다. 그런데 스위치 내부의 자원 중 튜닝 가능한 파장 변환기의 개수와 내부 파장 개수를 고려한 광 패킷 스위치의 디자인은 스위치 비용과 자원 이용 효율을 결정짓는 매우 중대한 이슈이다. 따라서 본 논문에서는 한정된 수의 튜닝 가능한 파장 변환기와 내부 파장 개수를 고려한 하이브리드 버퍼 구조형 광 패킷 스위치를 설계하고 그것의 스케쥴링 알고리즘을 소개하고자 한다. 제안한 스케쥴링 알고리즘은 광 지연 선로 버퍼만을 갖는 기존의 LAUC-VF 알고리즘과 비교하여 더 나은 패킷 손실 확률을 제공해 줄 수 있었다.

• E2M - 전기 전자와 첨단 소재
• /
• 제8권2호
• /
• pp.204-210
• /
• 1995

The characteristics of the internal circuits and the load capacitance should be included to optimize the size of BiCMOS buffer. In order to get the optimum size and delay time of the BiCMOS buffer, new size plane is suggested. By using the size plane, the optimum characteristics of CMOS buffer according to the number of stages can be obtained. From this method, delaytime, .tau.$_{D}$, is obtained 2.39 nsec with $V_{\var}$=5V, $C_{L}$=5pF, W=30.mu.m and $A_{e}$=135.mu. $m^{2}$.>..>...>.

• 한국통신학회논문지
• /
• 제30권2B호
• /
• pp.1-10
• /
• 2005

빠른 데이터 처리를 위하여 기존에는 소프트웨어방식으로 구현되었던 TCP/IP를 고속의 하드웨어로 구현함에 있어, TCP/IP 하드웨어와 외부 블록간의 통신을 중계하는 블록인 Host Interface를 구현하였다. Host Interface는 TCP/IP 하드웨어와 외부 블록의 중간에 위치하여 외부 블록과의 통신을 위해 AMBA AHB 규약을 따른다. Host Interface는 내부의 Command/Status Register를 통하여 CPU와 TCP/IP 하드웨어 간의 명령, 상태, 헤더 정보 등을 전달하는데 이 때에는 AMBA AHB의 Slave로서 동작한다. Data Flow를 위해서 Host Interface는 AMBA AHB의 Master로서 동작하는데, 데이터 흐름의 방향에 따라 Data flow는 데이터를 수신하는 Receive flow와 데이터를 패킷으로 만들어 보내는 Transmit Flow로 나된다. Rx Flow의 경우, UDP 블록이나 TCP Buffer로부터 받은 데이터를 내부의 작은 RxFIFO를 통해 외부 RxRAM에 써서 CPU가 읽어갈 수 있도록 하고, Tx Flow의 경우에는 외부 TxRAM에서 전송할 데이터를 읽어 와서 TxFIFO를 거쳐 UDP Buffer나 TCP Buffer에 씀으로써 패킷을 만들어 보내도록 한다. 외부 RAM의 액세스에는 Command/Status Register에 위치한 Buffer Descriptor의 정보를 이용하게 된다. Host Interface는 이러한Data Flow의 원활한 흐름을 위해서 여러 세부 기능들을 수행하게 된다. Host Interface의 기능을 검증하기 위하여 여러 testcase들이 수행되었으며, 0.18 마이크론 기술을 사용하여 synthesis한 결과, 내부의 Command/Status Register와 FIFO를 모두 포함하여 약 173K 게이트가 소요됨을 보았다.

• 인터넷정보학회논문지
• /
• 제7권6호
• /
• pp.113-121
• /
• 2006

스위치 비용을 감소시킬 연구의 일환으로 공유형 광 지연 선로 버퍼를 갖는 광 패킷 스위치에서 인터넷 트래픽과 같은 비동기 가변길이 패킷들의 경합 해결을 위해 요구 되어지는 최적화된 튜닝 가능한 파장 변환기의 개수와 내부 파장 개수가 도출 되어 진다. 광 패킷 스위치 디자인 비용에 관련된 튜닝 가능한 파장 변환기의 개수와 내부 파장 개수를 도출하기 위해 스위치 내부에 한정된 수의 파장 변환기와 내부 파장을 고려해 주는 새로운 형태의 스케줄링 알고리즘을 제안하였다. 세 가지 튜닝 가능한 파장 변환기 구조들에 대해서 최소의 패킷 로스를 보장해 주는 최적화된 파장 변환기의 개수와 내부의 파장 개수가 자원 낭비를 예방해 주기 위해 평가되어졌다. 하나의 주어진 로드 하에서 파장 변환기 개수와 내부의 파장 개수가 의미 신장하게 감소되어 질 수 있었으며 또한 파장 변환기의 수와 내부 파장의 수를 완전히 갖는 광 패킷 스위치의 성능과 같은 패킷 손실 확률을 보장해 주었다.

• 대한전자공학회논문지TC
• /
• 제44권9호
• /
• pp.38-45
• /
• 2007

새로운 인터넷 서비스가 등장하면서 진보된 인터넷 응용 기능을 처리하기 위한 패킷 분류 기능은 라우터의 중요한 동작으로 요구되고 있다. 다수의 패킷 필드를 대상으로 하는 패킷 분류 동작은 복잡하며 상대적으로 많은 시간을 요구하기 때문에 빠른 패킷 분류를 위한 알고리즘과 하드웨어 구조에 대한 연구가 활발히 진행되고 있다. 본 논문에서는 가속화된 패킷 분류기능을 제공하기 위해 내부 버퍼를 사용한 다단계 패킷 분류 구조를 제안한다. 주소 필드 검색기와 다음 필드 검색기 사이에 내부 버퍼를 사용함으로써 송신 주소와 수신 주소의 검색 시간 차이로 인해 발생하는 지연 시간을 줄일 수 있게 되었다. 또한 동일 IP 주소 헤더 정보를 갖는 연속된 패킷의 입력으로 인한 성능 개선의 저하를 방지하기 위해 단일 엔트리 캐슁을 사용하여 성능 개선을 보장하였다. 제안하는 구조는 간단하며 검색 알고리듬에 국한되지 않고 보편적으로 적용될 수 있는 일반성을 갖고 있다.

• 한국정보통신학회논문지
• /
• 제2권2호
• /
• pp.181-186
• /
• 1998

본 논문에서는 고속의 내부 링크를 가진 ATM교환 시스템에서 다양한 인터페이스를 수용할 수 있는 가입자 정합장치의 다중화 구조를 살펴보고, 버퍼의 크기와 셀 지연을 분석하였다. 그리고 다중화 시 셀 손실을 최소화하고 새로운 ATC들을 수용할 수 있는 버퍼 제어 방법을 제안하였다.

• 한국항해항만학회:학술대회논문집
• /
• 한국항해항만학회 2000년도 추계학술대회논문집
• /
• pp.121-129
• /
• 2000

In this paper, we discuss how to operate a buffer yard in an automated container terminal, which will be used for resolving the difficulties to which the interaction between external manned trucks and internal unmanned equipment led. The determination of fleet size of material handling equipment is an important issue in designing of buffer yard in automated container terminals. This research also addresses the issue of determining buffer capacities through simulation. By using response surface methodology (RSM) for efficient experimentation, the optimal combination of design parameters under applicable operational strategies is obtained.