Multiplexing Structure and Buffer Control in an ATM Switching System

ATM스위치 시스템의 다중화 구조 및 버퍼 제어

This paper presents multiplexing structures to provide various subscriber interfaces in an ATM switching system with a high speed internal link, and analyzes the schemes in terms of a mean cell delay and a buffer sin. And we proposed a buffer management strategy to minimize a cell loss and accommodate new ATM transfer capabilities.

본 논문에서는 고속의 내부 링크를 가진 ATM교환 시스템에서 다양한 인터페이스를 수용할 수 있는 가입자 정합장치의 다중화 구조를 살펴보고, 버퍼의 크기와 셀 지연을 분석하였다. 그리고 다중화 시 셀 손실을 최소화하고 새로운 ATC들을 수용할 수 있는 버퍼 제어 방법을 제안하였다.