• 한국정보과학회논문지:소프트웨어및응용
• /
• 제32권1호
• /
• pp.62-73
• /
• 2005

진화 하드웨어(evolvable hardware)는 재구성 가능한 디지털 회로에 진화연산이 적용되어 실시간으로 환경에 적응함으로써 필요한 기능을 자동적으로 구현하는 기술이다. 이는 하드웨어 회로의 자동설계 가능성을 열어 주었지만, 아직 복잡한 회로를 얻기에는 한계가 있다. 본 논문에서는 진화 하드웨어의 적합도 공간을 분석하여, 다양한 개체가 동시에 진화되는 종분화 기법을 제안하고 그 효율성을 실험적으로 보인다. 또한 종분화 기법으로 얻은 다양한 회로를 분석하여 유용한 부가 기능이 창출될 수 있음을 보인다.

• 한국정보기술학회 영문논문지
• /
• 제8권2호
• /
• pp.13-25
• /
• 2018

The paper analyzes the sum spectral efficiency (SE) for a heterogeneous cellular network (HetNet) which has the backhaul, provided with wireless full-duplex massive multiple-input multiple-out (MIMO) with hardware distortions. We derive approximate expressions to obtain the uplink/downlink sum SE of the backhaul. The analytic results have been shown to be exact when compared to Monte Carlo simulations. From the analysis, it is shown that the desired signal and the hardware distortion noise have the same order. The sum SE generally improves when the number of receive antennas increases but degrades when the hardware quality reduces. A sum SE performance ceiling is introduced by the hardware quality level.

• 한국산업정보학회논문지
• /
• 제14권2호
• /
• pp.72-80
• /
• 2009

본 논문에서는 무선 센서 노드에 사용 가능한 저가형 플래시 메모리를 위한 하드웨어 추상화 구조(Hardware Abstraction Architecture: HAA)를 제안한다. 제안된 HAA는 3개 의 계층으로 이루어져 있으며, 세 개의 계층은 HIL(Hardware Interlace Layer), HAL(Hardware Adaption Layer), HPL(Hardware Presentation Layer)로 구성된다. 여기서 HIL은 상위 계층의 어플리케이션에 대해 플랫폼 독립적인 인터페이스를 제공하고, HAL은 하드웨어 추상계층에서 가장 핵심적인 부분으로서 하드웨어 자원 제어, 상태관리,논리적 명령어를 생성하며, HPL은 하드웨어 초기화 및 플래시 메모리와의 통신 부분을 담당한다. 제안된 HAA는 무선 센서노드에 가장 많이 사용되고 있는 Atmel사의 AT45DB 계열의 플래시 메모리에 적용되었으며, 4,384 바이트의 프로그램 메모리와 195 바이트의 데이터 메모리를 사용한다. 따라서 본 논문에서 제안된 HAA 구조는 3계층으로 설계되었기 때문에 소프트왜어 개발 측면에서 높은 유연성, 확장성, 재사용성을 제공하며, 낮은 메모리를 시용하기 때문에 무선 센서 노드용으로 적합하다 할 수 있다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제31권10호
• /
• pp.1364-1373
• /
• 2004

진화 하드웨어(Evolvable Hardware)는 환경에 적응하여 스스로 구성을 변경할 수 있는 하드웨어로 생산성 향상 및 독창적 회로설계를 위해 최근 널리 연구되고 있다 하지만, 하드웨어의 복잡도가 증가할수록 진화를 위해 탐색해야 하는 해공간의 크기가 기하급수적으로 증가하기 때문에 아직까지 복잡한 하드웨어에 대해서는 좋은 활용방안을 찾지 못하고 있다. 이 논문에서는 좀더 효율적인 설계를 위하여 복잡한 하드웨어를 모듈별로 나누어 진화시키는 방법을 제시한다. 몇 가지 회로를 기존 회로 진화 설계방식과 제시하는 모듈진화 방식으로 실험하여 비교한 결과 약 50배에서 1,000배까지의 세대절약 효과를 얻을 수 있었으며, 좀더 최적화된 하드웨어를 얻을 수 있었다.

• 전기전자학회논문지
• /
• 제25권1호
• /
• pp.10-14
• /
• 2021

본 논문에서는 기존 CIE1931 색 좌표계를 이용한 색상 보정 연산의 복잡성을 개선한 하드웨어를 제안한다. 기존 알고리즘은 연산 과정에서 큰 비트 수를 계산하기 위해 사용되는 4-Split Multiply 연산으로 인해 하드웨어가 커지는 단점이 있다. 제안하는 알고리즘은 기존 알고리즘의 정의된 R2X, X2R 연산을 미리 계산하여 하나의 행렬로 만들어 영상에 적용함으로써 연산량 감소와 하드웨어 크기 감소가 가능하다. Verilog로 설계된 하드웨어의 Xilinx 합성 결과를 비교함으로써 하드웨어 자원 감소와 4K 환경 실시간 처리를 위한 성능을 확인할 수 있다. 또한, FPGA 보드에서의 실행 결과를 제시함으로써 하드웨어 탑재 동작을 검증하였다.

• 지능정보연구
• /
• 제22권4호
• /
• pp.123-138
• /
• 2016

전 세계적으로 기업의 중요한 전략적 수단으로 인수합병이 활발히 이루어지고 있고, 지능형 서비스 산업을 포함한 정보기술 산업에서의 인수합병 활동은 꾸준히 활발하게 진행되고 있다. 본 논문에서는 정보기술 산업 내에서 일어나는 인수합병 건에 대해 인수 기업 입장에서의 인수 의도에 초점을 두고 분석하였다. 특히, 두 하드웨어 기업 간, 하드웨어 기업 소프트웨어 기업 간, 두 소프트웨어 기업 간 인수합병 유형에 따라 인수 의도가 어떻게 다른지 비교하고자 하였고, 이를 위해 미국 정보기술 산업 내에서 1995년과 2010년 사이에 일어났던 1003개의 인수합병 건의 자료를 분석하였다. 인수 의도를 파악하는데 있어, 인수 기업의 입장에서 생산비용 절감 의도, 제품 개발 및 개선 의도, 고객층 확장 의도, 고객채널 확장 의도의 네 가지로 구분하여 측정하였다. 분석 결과 생산비용 절감 의도와 고객층 확장 의도는 하드웨어 기업이 피인수 기업일 때 더 많이 나타났고, 제품개발 의도는 하드웨어 기업이 인수 기업일 때 더 많이 나타났다. 그리고, 고객채널 확장 의도는 소프트웨어 기업이 피인수 기업일 때 더 많이 나타났다. 또한, 생산비용 절감 의도, 제품 개발 및 개선 의도를 제품생산 관련활동 의도로, 고객층 확장 의도와 고객채널 확장을 고객관련 활동 의도로 구분하여 비교하였을 때에는, 하드웨어 기업 간 인수합병에 비해, 두 소프트웨어 기업 간 인수합병에서 상대적으로 고객관련 활동 의도가 높은 비중을 나타내고 있음을 알 수 있었다. 활발하게 인수합병이 이루어지고 있는 세계적 추세와는 달리 국내 인수합병거래 규모는 선진국에 비해 매우 적은 수준이다. 본 연구는 인수합병이 보다 활발하게 이루어지고 있는 미국기술정보 산업에서의 인수 의도를 분석하여, 국내에서 인수합병 활동을 활성화하는 방안을 분석 및 개발하는데 기여하고자 한다.

• 한국정보통신학회논문지
• /
• 제25권1호
• /
• pp.20-26
• /
• 2021

오늘날의 시스템들은 더 빠른 실행 속도와 더 적은 전력 소모를 위해 하드웨어와 소프트웨어 요소를 함께 포함하고 있다. 기존 하드웨어 및 소프트웨어 공동 설계에서 소프트웨어와 하드웨어의 비율은 설계자의 경험적 지식에 의해 나뉘었다. 설계자들은 반복적으로 가속기와 응용 프로그램을 재구성하고 시뮬레이션하며 최적의 결과를 찾는다. 설계를 변경하며 반복적으로 시뮬레이션하는 것은 시간이 많이 소모되는 일이다. 본 논문에서는 에너지 효율적인 FPGA 가속기 설계를 위한 하드웨어 및 소프트웨어 공동 설계 플랫폼을 제안한다. 제안하는 플랫폼은 가속기를 구성하는 주요 성분을 변수화해 응용 프로그램 코드와 하드웨어 코드를 자동으로 생성하여 설계자가 적절한 하드웨어 비율을 쉽게 찾을 수 있도록 한다. 공동 설계 플랫폼은 Xilinx Alveo U200 FPGA가 탑재된 서버에서 Vitis 플랫폼을 기반으로 동작한다. 공동 설계 플랫폼을 통해 1000개의 행을 가지는 두 행렬의 곱셈 연산 가속기를 최적화한 결과 응용프로그램보다 실행 시간이 90.7%, 전력 소모가 56.3% 감소하였다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제36권8호
• /
• pp.607-615
• /
• 2009

최근 IT 산업은 국방, 항공, 자동차, 의료와 같은 전통 산업분야와 서로 융합하는 추세이다. 그러므로 시스템의 하드웨어를 주로 담당하는 임베디드 소프트웨어는 높은 신뢰성, 가용성, 유지보수성이 보장되어야 한다. 이를 위해 최근 COTS (Commercial Off The Shelf) 하드웨어 컴포넌트 기반 임베디드 소프트웨어를 개발하는 추세이다. 그러나 이러한 개발방법에는 일반적 소프트웨어 결함 외에 하드웨어와의 상호작용에 기인하는 결함이 추가적으로 발생할 수 있다. 이를 연동결함(Linkage Fault)라고 정의한다. 이는 발생 빈도가 낮음에도 불구하고 전체 시스템의 중단을 야기할 정도로 위험하다. 본 논문에서는 COTS 하드웨어 컴포넌트 기반 임베디드 소프트웨어 개발 시 이러한 연동결함의 발생을 고려한 신뢰성 모델을 제안한다. 또한 제안된 모델의 타당성을 분석하기 위해 베이지안 분석과 마코프 체인 몬테카를로 방법으로 계산한 베이즈 요인을 이용한다. 끝으로 IT 융합 분야의 실제 데이터를 활용하여 제안된 모델의 이론적 결과를 뒷받침한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 춘계학술대회
• /
• pp.840-841
• /
• 2012

본 논문에서는 차세대 IT 분야에 임베디드 시스템 응용에 대해 논의하였다. 이를 위해 먼저 차세대 IT 분야에 있어서 임베디드 시스템의 중요성에 대해 언급하였다. 또한, 하드웨어 기반의 임베디드 시스템, 임베디드 하드웨어 프로세서, 특겅 목적의 프로세서에 대해 논의하였으며 이를 근간으로 임베디드 시스템의 응용 분야에 대해 논의하였다.

• ETRI Journal
• /
• 제28권4호
• /
• pp.525-528
• /
• 2006

In this letter, we present a design of a single chip video decoder called advanced mobile video ASIC (A-MoVa) for mobile multimedia applications. This chip uses a mixed hardware/software architecture to improve both its performance and its flexibility. We designed the chip using a partition between the hardware and software blocks, and developed the architecture of an H.264 decoder based on the system-on-a-chip (SoC) platform. This chip contains 290,000 logic gates, 670,000 memory gates, and its size is $7.5\;mm{\times}7.5\;mm$ (using 0.25 micron 4-layers metal CMOS technology).