• 대한전기학회논문지:전기기기및에너지변환시스템부문B
• /
• 제54권9호
• /
• pp.450-453
• /
• 2005

A high speed address recovery technique for AC plasma display panel(PDP) is proposed. Replacing GND switch by clamping diode. the recovery speed can be increased by saving GND hold-time and switching loss due to GND switch also becomes also be reduced. The proposed method is able to perform load-adaptive operation by controlling the voltage level of energy recovery capacitor, which prevents increasing inefficient power consumption caused by circuit loss during recovery operation. Test results with 50' HD single-scan PDP(resolution = 1366$\times$768) show that less than 3sons of recovery time is successfully accomplished and about$54\%$ of the maximum power consumption can be reduced, tracing minimum power consumption curves.

• ETRI Journal
• /
• 제31권5호
• /
• pp.593-597
• /
• 2009

In this paper, we present a spatial perturbation method to control the optical patterns in semiconductor microresonators in the far-field configuration. We propose a fast all-optical switch which operates at a low light level. The switching beam controls the behavior of output beams with strong intensities. The method has been applied successfully to different optical patterns such as rolls, squares, and hexagons.

• 한국철도학회:학술대회논문집
• /
• 한국철도학회 2002년도 추계학술대회 논문집(II)
• /
• pp.995-1000
• /
• 2002

This paper presents general concept of DC switch gear(DCSWGR). Normally, DCSWGR consist of Digital protection unit(DPU), High Speed Circuit Breaker(HSCB), Disconnect Switch (DS), Programmable Logic Control(PLC), Auxiliary Relays and etc. Most of the components has its special characteristics and their interface between each others are various and complex. In this paper every constituent general design are preceded and interface between each component are examined. And also DCSWGR operation logic with logical diagram including interlock signal are introduced.

• 한국진공학회지
• /
• 제14권4호
• /
• pp.207-214
• /
• 2005

본 연구에서는 스위치, 위상변위기, 감쇄기등 전파제어회로를 설계 및 제작할 수 있는 pHEMT스위치 소자에 적합한 에피구조를 설계하였다. 고성능의 스위치 소자를 위한 pHEMT 채널층 구조는 이중 면도핑층을 가지며 사용 중 게이트 전극의 전계강도가 약한 깊은 쪽 채널층의 Si 면농도가 상층부보다 약 1/4정도 낮을 경우 격리도등 우수한 특성을 보였다. 설계된 에피구조와 ETRI의 $0.5\mu$m pHEMT MMIC 공정을 이용하여 2.4GHz 및 5GHz 대역 표준 무선랜 단말기에 활용 가능한 SPDT Tx/Rx MMIC 스위치를 설계 및 제작하였다. 제작된 SPDT형 스위치는 주파수 6.0 GHz, 동작전압 0/-3V에서 삽입손실 0.849 dB, 격리도 32.638 dB, 그리고 반사손실 11.006 dB의 특성을 보였으며, 전력전송능력인 $P\_{1dB}$는 약 25dBm, 그리고 선형성의 척도인 IIP3는 42 dBm 이상으로 평가되었다. 이와 같은 칩의 성능은 본 연구에서 개발된 SPDT 단일고주파집적회로 스위치가 2.4GHz뿐만 아니라 SGHB 대역 무선랜 단말기에 활용이 충분히 가능함을 말해준다.

• 한국인터넷방송통신학회논문지
• /
• 제8권5호
• /
• pp.35-41
• /
• 2008

본 논문은 디지털 오디오 신호처리의 고속 및 저전력 동작을 구현하기 위한 전류모드 신호처리의 고성능 회로에 관하여 설계방안을 제시한다. 디지털 오디오 프로세서는 FFT(fast Fourier transform)와 같은 디지털 연산 동작이 필요하며, FFT 프로세서는 그 설정 포인트에 따라, 전력이 많이 필요하게 되며, 또한 고속 동작의 요구에 따라, 전력의 부담은 증대되고 있다. 따라서, 디지털 오디오 프로세서에 SI(switched current) circuit을 이용하는 analog current-mode 신호처리의 응용이 적용되게 되었다. 그러나 SI circuit을 구성하는 current memory는 clock-feedthrough의 문제점을 갖기 때문에, 전류 전달 특성에 있어서 오차를 발생시킨다. 본 논문에서는 current memory의 문제점인 clock- feedthrough의 해결방안으로 switch MOS에 dummy MOS의 연결을 검토하고, 0.25um process로 제작하기 위하여 switch MOS와 dummy MOS의 width의 관계를 도출하고자 한다. 시뮬레이션 결과, memory MOS의 width가 20um, 입력전류와 바이어스전류의 비가 0.3, switch MOS의 width가 2~5um일 경우에 switch MOS와 dummy MOS의 width는 $W_{M4}=1.95W_{M3}+1.2$의 관계로 정의되고, switch MOS의 width가 5~10um일 경우에 width는 $W_{M4}=0.92W_{M3}+6.3$의 관계로 정의되는 것을 확인하였다. 이 때, 정의된 MOS transistor의 width관계는 memory MOS의 설계에 유용한 지침이 될 것이며, 저전력 고속 동작의 디지털 오디오 프로세서의 적용에 매우 유용할 것으로 기대된다.

• 전자공학회논문지C
• /
• 제35C권11호
• /
• pp.39-47
• /
• 1998

본 논문에서는 공유 버퍼 ATM 스위치를 위한 파이프라인 방식의 고속 메모리 구조를 제안하고 설계하였다. 제안된 메모리 구조는 빠른 동작 속도와 용량 가변성을 지원하여 공유 버퍼 ATM 스위치가 가지는 메모리 cycle time의 제한을 극복하였다. 본 메모리 구조가 지원하는 용량 가변성은 ATM 스위치에서의 교환 성능 가변성을 제공한다. 본 메모리 구조는 작은 메모리 bank들로 이루어진 2차원 배열 구조를 가진다. 메모리 용량은 부가적인 메모리 bank들을 추가하여 메모리 bank들의 배열 크기를 증가 시킴으로 인해 증가된다. 설계된 파이프라인 방식의 메모리는 4160 bit 메모리 bank를 16개 이용하여 4 × 4의 배열로 설계하였고 전체 용량은 65 Kbit이다. 레이아웃후 시뮬레이션을 통한 최대 동작 속도는 5 VV/sub dd/ 및 25℃에서 4ns이다. 설계된 메모리는 공유 가변 버퍼 ATM 스위치의 시험 설계된 칩에 내장되었다. 시험 설계된 칩은 0.6 ㎛ 2-metal 1-poly CMOS 공정 기술을 이용하여 설계하였다.

• 정보처리학회논문지C
• /
• 제14C권6호
• /
• pp.525-536
• /
• 2007

차세대 네트워크의 성공적인 추진을 위하여 트래픽 엔지니어링이 보장되는 중앙 집중형 제어 및 관리 기술이 네트워크 제어 플랫폼인 NCP(Network Control Platform)와 서비스 품질을 보장하는 스위치인 QSS(Quality of Service Switch)로 실현되고 있다. 본 논문에서는 NCP와 QSS 사이의 SNMP 인터페이스에서 고속의 연결 관리를 위하여 병렬형 기법과 쓰레드 및 객체 풀을 도입하였다. 연결 관리의 테스트-베드를 구축하여 본 논문에서 도입한 고속화 방안을 실험실 환경에서 확인하였으며, 연결 설정의 지연과 완료율을 측정하여 성능을 비교 및 분석하였다. NCP와 QSS 사이의 SNMP 인터페이스에서 연결 관리의 고속화를 위하여 병렬형 방식과 객체 풀의 사용이 중요한 성능 파라미터임을 확인하였다.

• 전기학회논문지
• /
• 제59권2호
• /
• pp.338-343
• /
• 2010

Low cost motor drives are being sought for high volume energy efficient home appliances. Key to the realization of such low cost motor drives is to reduce the power electronic converter in terms of its components, particularly the active devices, finding the motor with least complexity for manufacturing and a controller that could extract the desired performance from the machine and converter combination. These and other factors such as self-starting, speed control over a wide range and most of all the crowning aspect of a four quadrant operation with bare minimum number of controllable switch (or switches) remain as formidable challenges for low cost motor drive realization. In this paper, a four quadrant switched reluctance motor (SRM) drive with only one controllable switch is realized by using a two-phase machine. The theory and operation of the proposed four-quadrant SRM drive with the proposed control algorithm for its realization are described. The motor drive is modeled, simulated and analyzed to verify its feasibility for self-starting, speed control and for four quadrant operation and the simulation results are presented. Experimental results confirm the validity of the proposed control algorithm for four quadrant control of the SRM drive. The focus of the paper is mainly directed toward the control algorithm for realizing the four-quadrant operation of the two-phase SRM drive with a single controllable switch converter.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1999년도 하계학술대회 논문집 E
• /
• pp.2239-2241
• /
• 1999

The most important question is how to use which kind of switch in pulsed power generation. There are many kinds of commercial closing switches, which have advantages and disadvantages. The most popular closing switch is the spark gap, but it has a disadvantage in life time, because of erosion of electrodes by arc heating. The Rotary Arc Gap (RAG) switch, especially Walkie-Edgar type RAG switch, was proposed to solve such problems in spark gap. It has a simple and special structure for arc moving caused from self-induced electromagnetic force, because moving arc makes less erosion on the electrodes. In this study we have made an Walkie-Edgar type RAG switch, tested the switching with capacitive energy storage system, and measured rotating arc speed in different peak current.

• 한국초전도저온공학회:학술대회논문집
• /
• 한국초전도저온공학회 2003년도 추계학술대회 논문집
• /
• pp.113-116
• /
• 2003

Confluence buffers and single flux quantum (SFQ) switches are essential components in constructing a high speed superconductive Arithmetic Logic Unit (ALU). In this work, we developed a SFQ confluence buffer and an SFQ switch. It is very important to optimize the circuit parameters of a confluence buffer and an SFQ switch to implement them into an ALU. The confluence buffer that we are currently using has a small bias margin of $\pm$11％. By optimizing it with a Josephson circuit simulator, we improved the design of confluence buffer. Our simulation study showed that we improved bias global margin of 10％ more than the existent confluence buffer. In simulations, the minimal bias margin was $\pm$33％. We also designed, fabricated, and tested an SFQ switch operating in a DC mode. The mask layout used to fabricate the SFQ switch was obtained after circuit optimization. The test results of our SFQ switch showed that it operated correctly and had a reasonably wide margin of $\pm$15％.