• 한국산업정보학회논문지
• /
• 제17권2호
• /
• pp.19-27
• /
• 2012

In railway tunnel environment, the reliability of a high-data-rate and real-time train-to-wayside communication should be maintained especially when high-speed train moves along the track. In China and Europe, the communication frequency around 900 MHz is widely used for railway applications. At this carrier frequency band, both of the solutions based on continuously laid leaky coaxial cable (LCX) and discretely installed base-station antennas (BSAs), are applied in tunnel radio coverage. Many available works have concentrated on the radio-wave propagation in tunnels by different kinds of prediction models. Most of them solve this problem as natural propagation in a relatively large hollow waveguide, by neglecting the transmitting/receiving (Tx/Rx) components. However, within such confined areas like railway tunnels especially loaded with train, the complex communication environment becomes an important factor that would affect the quality of the signal transmission. This paper will apply a full-wave numerical method to this case, for considering the BSA or LCX, train antennas and their interacted environments, such as the locomotive body, overhead line for power supply, locomotive pantograph, steel rails, ballastless track, tunnel walls, etc.. Involving finite-difference time-domain (FDTD) method and uni-axial anisotropic perfectly matched layer (UPML) technique, the entire wireless RF downlinks of BSA and LCX to tunnel space to train antenna are precisely modeled (so-called integrative modeling technique, IMT). When exciting the BSA and LCX separately, the field distributions of some cross-sections in a rectangular tunnel are presented. It can be found that the influence of the locomotive body and other tunnel environments is very significant. The field coverage on the locomotive roof plane where the train antennas mounted, seems more homogenous when the side-laying position of the BSA or LCX is much higher. Also, much smoother field coverage solution is achieved by choosing LCX for its characteristic of more homogenous electromagnetic wave radiation.

• 전자공학회논문지
• /
• 제53권9호
• /
• pp.54-61
• /
• 2016

본 논문에서는 6 Gbps 고속 double data rate(DDR) 인터페이스를 위한 기준 전압 발생기와 선형 등화기를 포함하는 단일 종단 수신기를 제안한다. 제안하는 단일 종단 수신기는 낮은 전압 레벨의 입력 신호에 대해 전압 이득을 증가시키기 위해 공통 게이트 증폭기를 사용한다. 저주파의 이득을 줄이고 고주파 피킹 이득을 발생시키는 연속 시간 선형 등화기가 공통 게이트 증폭기에서의 구현을 위해 제안된다. 또한, 공통 게이트 증폭기의 오프셋 노이즈를 줄임으로 전압이득을 극대화하기 위해 기준 전압 발생기가 구현된다. 제안하는 기준 전압 발생기는 디지털 평준화 기법에 의해 2.1 mV의 해상도로 제어된다. 제안된 단일 종단 수신기는 공급전압 1.2 V의 65 nm CMOS 공정에서 설계되었으며 6 Gbps의 동작속도에서 15 mW의 전력을 소모한다. 설계된 등화기는 저주파에서의 이득 대비 3 GHz 주파수에서의 피킹 이득을 5 dB 이상 증가시킨다.

• 센서학회지
• /
• 제6권2호
• /
• pp.137-144
• /
• 1997

본 논문에서 설계된 시스템은 ${\pm}2.5\;V$ 또는 +5 V의 환경에서 40 MS/s의 샘플링 속도로 약 70 mW의 정전력을 소비하는 고속 신호 처리용 CMOS 10 비트 파이프라인 A/D 변환기이다. 제안된 A/D 변환기는 각 단 사이의 신호를 빠르게 처리하고, 비교기 옵셋에 대한 넓은 보정 범위를 허용하기 위해 단당 1.5 비트 구조를 사용하였다. 고속 저전력 파이프라인 A/D 변환기의 설계를 인해 특별한 성능을 가진 연산 증폭기를 필요로 함에 따라 기존의 폴디드-캐스코드 구조를 기본으로한 이득 향상 구조의 연산 증폭기를 설계하였다. 특히, 연산 증폭기 자동 설계 도구인 SAPICE의 자체 개발로 최적의 성능을 가진 연산 증폭기를 구현하였다. 그리고 신호 비교 시에 소비되는 전력을 감소시키기 위해 정전력을 거의 소비하지 않는 비교기를 채용하였다. 제안된 A/D 변환기는 $1.0{\mu}m$ n-well CMOS 공정을 이용하였으며 ${\pm}0.6$ LSB의 DNL, +1/-0.75 LSB의 INL, 그리고 9.97 MHz의 입력 신호에 대해 56.3 dB의 SNDR의 특성을 보였다.

• 전자공학회논문지A
• /
• 제32A권5호
• /
• pp.737-748
• /
• 1995

In this paper, we studyed the variables in the design of multichip memory modules with 4M$\times$1bit DRAM chips to construct high capacity and high speed memory modules. The configuration of the module was 8 bit, 16 bit, and 32 bit DRAM modules with employing 0.6 W, 70 nsec 4M$\times$1 bit DRAM chips. We optimized routing area and wiring density by performing the routing experiment with the variables of the chip allocation, module I/O terminal, the number of wiring, and the number of mounting side of the chips. The multichip module was designed to be able to accept MCM-L techiques and low cost PCB materials. The module routing experiment showed that it was an efficient way to align chip I/O terminals and module I/O terminals in parallel when mounting bare chips, and in perpendicular when mounting packaged chips, to set module I/O terminals in two sides, to use double sided substrates, and to allocate chips in a row. The efficient number of wiring layer was 4 layers when designing single sided bare chip mounting modules and 6 layers when constructing double sided bare chip mounting modules whereas the number of wiring layer was 3 layers when using single sided packaged chip mounting substrates and 5 layers when constructing double sided packaged chip mounting substrates. The most efficient configuration was to mount bare chips on doubled substrates and also to increase the number of mounting chips. The fabrication of memory multichip module showed that the modules with bare chips can be reduced to a half in volume and one third in weight comparing to the module with packaged chips. The signal propagation delay time on module substrate was reduced to 0.5-1 nsec.

• 대한전자공학회논문지TC
• /
• 제41권12호
• /
• pp.23-32
• /
• 2004

본 논문에서는 SSB 변조를 이용한 광전송 시스템의 주파수 효율성 및 비선형성에 대한 저항성 등을 규명하였다. 이상적인 SSB 신호를 사용하여 도달할 수 있는 성능의 한계를 확인하는 한편, 실제 제작이 가능한 SSB 변조기가 생성할 수 있는 신호에서 얻을 수 있는 성능을 컴퓨터 시뮬레이션을 통하여 살펴보았다. 이를 통해 SSB 변조된 신호는 일반적으로 DSB 변조된 신호에 비해서 광섬유의 비선형성에 취약하나 본 연구에서 목표로 삼고 있는 전송거리가 500～1000 km 미만인 12.5 GHz 채널 간격의 WDM 시스템에서는 SSB 신호가 DSB 신호에 비해 우수한 성능을 보일 수 있음을 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2007년도 추계종합학술대회
• /
• pp.340-343
• /
• 2007

OFDM (Orthogonal Frequency Division Multiplexing) 방식은 주파수 선택적 페이딩 (frequency selective fading)과 협대역 간섭 (narrowband interference)에 강한 전송 방식으로 고속 데이터 통신에 적합하다. 하지만, OFDM 신호는 독립적으로 변조된 많은 부반송파들로 구성되므로 이들이 동위상으로 더해질 때 신호의 진폭이 증가하여 PAPR (Peak-to-Average Power Ratio) 문제가 발생한다. 본 논문에서는 OFDM의 PAPR 감소는 물론 고주파 성분 제어를 통하여 대역 외 스펙트럼 방출을 줄이고 clipping에 의한 왜곡을 감소시킬 수 있다. 시뮬레이션 과정을 통해 OFDM 시스템에 제안하는 알고리즘을 적용했을 경우, PAPR의 감소 정도와 PSD (Power Spectral Density), BER (Bit Error Rate)을 분석한다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2001년도 추계학술대회 논문집 Vol.14 No.1
• /
• pp.386-389
• /
• 2001

In this study, development of a new LTCC material using non-glassy system was attempted with repsect to reducing the fabrication process steps and cost down. Lowering the sintering temperature can be achieved by liquid phase sintering. However, presence of liquid phases usually decrease dielectric properties, especially the quality factor. Therefore, the starting material must have quality factor as high as possible in microwave frequency range. And also, the material should have a low dielectric constant for enhancing the signal propagation speed. Regarding these factors, dielectric constants of various materials were estimated by the Clausius-Mosotti equation. Among them, $ZnWO_4$ was turned out the suitable LTCC material. $ZnWO_4$ can be sintered up to 98% of full density at $1050^{\circ}C$ for 3 hours. It's measured dielectric constant, quality factor, and temperature coefficient of resonant frequency were 15.5, 74380GHz, and $-70ppm/^{\circ}C$, respectively. In order to modify the dielectric properties and densification temperature, $B_{2}O_{3}$ and $V_{2}O_{5}$ were added to $ZnWO_4$. 40 mol% $B_{2}O_{3}$ addition reduced the dielectric constant from 15.5 to 12. And the temperature coefficient of resonant frequency was improved from -70 to $-7.6ppm/^{\circ}C$. However, sintering temperature did not change due to either lack of liquid phase or high viscosity of liquid phase. Incorporation of small amount of $V_{2}O_{5}$ in $ZnWO_{4}-B_{2}O_{3}$ system enhanced liquid phase sintering. 0.1 wt% $V_{2}O_{5}$ addition to the $0.6ZnWO_{4}-0.4B_{2}O_{3}$ system, reduced the sintering temperature down to $950^{\circ}C$. Dielectric constant, quality factor, and temperature coefficient of resonant frequency were 9.5, 16737GHz, and $-21.6ppm/^{\circ}C$, respectively.

• 대한바이러스학회지
• /
• 제30권1호
• /
• pp.83-99
• /
• 2000

A defective HIV-1 helper virus DNA, pHyPC, was assembled by deleting the RNA packaging signal, env, nef and the 3'LTR sequences. HIV-1 like virus particles that carry the HIV-1 receptor, CD4 were generated by co expression of pHyPC and plasmid DNAs encoding different chimeric CD4 proteins. The CD4 particles, sharing the CD4 ectodomain, precisely fused to different membrane anchors. CD4(+) particles specifically bound to HIV-1 Env expressing cells, but any signs of infection into these cells were not detected. Binding was only partially blocked by either polyclonal anti-CD4 antibodies or by high concentrations of soluble CD4. Surprisingly, CD4(+) particles also adsorbed to HeLa, CHO, NIH3T3 and COS-7 cells in the absence of HIV-1 Env expression. Adsorption was comparable in strength and speed to the highly specific CD4-Env interaction. CD4(-) particles exhibited only background levels of binding. Cell binding was CD4. dependent, but it was independent of the cell type from which the CD4(+) particles originated. Interestingly, CD4-dependent/Env-independent binding was only found when CD4 was present on virus particles. This suggests that the micro-environment of CD4 on virus particles uniquely expose this new cell binding activity. Its high affinity could explain in part why infection of Env(+) cells by CD4(+) particles was not detected. Further experiments will be required to evaluate whether this strong membrane interaction could represent one step in the multiple-step viral entry process.

• 한국통신학회논문지
• /
• 제31권4A호
• /
• pp.402-411
• /
• 2006

OFDMA 방식은 다중 사용자가 서로 다른 부반송파를 통해 동시에 신호를 전송하는 방식으로서, 주파수 효율이 높고, 간단한 단일 탭 등화기로 고속 전송 시 급격히 증가하는 인접 서브캐리어 간 간섭의 보상이 가능하며, FFT를 사용하여 고속으로 구현할 수 있기 때문에 최근 고속 데이터 무선 통신을 위한 전송방식으로 사용되고 있다. 하지만 이러한 OFDMA 시스템의 장점은 부반송파간의 직교성이 유지되는 경우에만 가능하며, 직교성이 깨지는 경우에는 인접 채널 간섭이 발생되어, 시스템 성능을 저하시키게 된다. 따라서 OFDM 시스템에서는 주파수 및 시간 동기의 중요성이 크게 강조된다. 본 논문에서는 효율적인 동기 성능을 위하여 802.16d/e 및 WiBro 시스템에서 사용되는 프리앰블을 분석하여 기존에 사용되던 방식에 비해 정확도가 높은 Timing Metric 을 유도함으로써 보다 확실한 시간 동기 알고리즘을 제안하고, 시간영역에서 소수배 주파수 옵셋 추정만이 가능한 문제점을 해결하기 위해 정수배 주파수 옵셋 추정이 가능한 주파수 동기화 구조를 제안한다. 제안된 시간 및 주파수 동기 알고리즘을 적용한 시스템의 모의실험을 통하여 OFDMA 시스템에서의 인접 채널 간 간섭에 의한 성능 열화가 저하됨을 알 수 있다.

• 대한전자공학회논문지SD
• /
• 제48권12호
• /
• pp.73-81
• /
• 2011

초고속 디지털 통신시스템의 성능은 빠른 에지율(edge rate), 클럭속도 및 디지털 정보전송방법 등에 영향을 받는다. 특히 고주파 통신시스템의 잡음원은 다수 전송선에서의 신호 간 동시 스위칭, 전원 공급, 신호 반사와 왜곡 등에 의해 발생하며, 다층(multilayer) PCB를 설계할 경우 신호의 충실성이 더욱 훼손된다. 따라서 시스템 H/W의 신호충실성을 얻기 위해 최적 임피던스 정합을 갖는 PCB 설계가 필요하다. 본 논문에서는 시스템 신호의 충실성을 위하여 다층 PCB 선로의 패턴에 따른 트랙계산 이론, 설계에 필요한 임피던스 및 특성 자동 분석 시뮬레이터를 개발한다. 특히 다층으로 PCB를 설계할 때 신호선과 접지부분 배치를 사전에 컴퓨터 모의실험을 통하여 최적조건의 임피던스에 맞는 설계가 가능하도록 시뮬레이터를 개발함은 물론 이를 데이터베이스화한다. 그리하여 제안된 시뮬레이션 툴은 PCB 설계 시 소요되는 시간을 단축하고 경제적인 PCB 개발을 가능케 한다.