• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제13권2호
• /
• pp.962-977
• /
• 2019

The human voice is a convenient method of information transfer between different objects such as between men, men and machine, between machines. The development of information and communication technology, the voice has been able to transfer farther than before. The way to communicate, it is to convert the voice to another form, transmit it, and then reconvert it back to sound. In such a communication process, a vocoder is a method of converting and re-converting a voice and sound. The CELP (Code-Excited Linear Prediction) type vocoder, one of the voice codecs, is adapted as a standard codec since it provides high quality sound even though its transmission speed is relatively low. The EVRC (Enhanced Variable Rate CODEC) and QCELP (Qualcomm Code-Excited Linear Prediction), variable bit rate vocoders, are used for mobile phones in 3G environment. For the real-time implementation of a vocoder, the reduction of sound quality is a typical problem. To improve the sound quality, that is important to know the size and shape of noise. In the existing sound quality improvement method, the voice activated is detected or used, or statistical methods are used by the large mount of data. However, there is a disadvantage in that no noise can be detected, when there is a continuous signal or when a change in noise is large.This paper focused on finding a better way to decrease the reduction of sound quality in lower bit transmission environments. Based on simulation results, this study proposed a preprocessor application that estimates the SNR (Signal to Noise Ratio) using the spectral SNR estimation method. The SNR estimation method adopted the IMBE (Improved Multi-Band Excitation) instead of using the SNR, which is a continuous speech signal. Finally, this application improves the quality of the vocoder by enhancing sound quality adaptively.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2016년도 추계학술대회
• /
• pp.889-890
• /
• 2016

기존의 기기간 협업 시스템은 공유기에 OpenWrt와 웹 서버를 구축한 중앙 집중형 구조의 시스템이다. 하지만 공유기의 부족한 자원으로 인해 협업 시 클라이언트로부터 요청이 많아지거나 서버와 연결되는 클라이언트의 개체가 증가할수록 트래픽 발생확률이 높아지는 문제가 발생했다. 이를 해결하기 위해 본 논문에서는 협업 알고리즘을 활용한 분산형 Machine Socialization 시스템을 제안한다. 기기에 부착하는 MCU(Micro Controller Unit)를 통해 서버와 클라이언트간 데이터를 분산하여 처리함으로써 트래픽 발생 확률 및 데이터의 손실을 최소화 하였다. 또한 데이터의 손실로 인한 작업의 중단 및 서버와 클라이언트간의 응답속도의 저하를 개선하였다. 제안하는 시스템은 IoT 분야에 활용될 경우 기존 시스템들에 비해 효율성이 높을 것으로 사료된다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 추계학술대회
• /
• pp.291-292
• /
• 2014

본 논문에서는 MIPI (Mobile Industry Processor Interface) DSI (Display Serial Interface) 규격을 지원하는 마스터 브릿지 IC의 고속 데이터 전송모드를 구현하였다. MIPI DSI 마스터 브릿지 IC는 RGB 데이터 및 각종 제어 명령어를 디스플레이 모듈 (슬레이브)로 전송하여 디스플레이 모듈을 시험하는 용도로 사용된다. 설계된 마스터 브릿지 IC는 2 라인의 영상 데이터를 저장하는 버퍼, 패킷생성 부분, 패킷을 데이터 레인 (1~4개)에 분배하여 슬레이브로 전송하는 D-PHY 계층 등으로 구성된다. 4가지 bpp (bit per pixel) 형식과 Burst 및 Non-Burst (Sync Events, Sync Pulses 방식)의 세 가지 전송모드를 지원하도록 설계되었다. 설계된 비디오 전송모드가 MIPI DSI 규격에서 정의되는 다양한 동작 파라미터들에 대해 올바로 동작함을 기능검증을 통해 확인하였다.

• 한국인터넷방송통신학회논문지
• /
• 제19권1호
• /
• pp.57-62
• /
• 2019

본 논문은 높은 스펙트럼 효율을 갖는 nonconstant modulus 신호 전송에서 채널에서 발생되는 부호간 간섭을 보상하기 위한 QE-MMA (Quantized Error-Multiple Modulus Algorithm) 적응 등화 알고리즘에서 양자화기의 비트수에 의한 성능을 평가하였다. 적응 등화기의 탭 계수 갱신시 오차 신호가 필요하게 되는데 QE-MMA는 H/W 응용의 편리를 위하여 오차신호의 극성과 유한 비트의 비선형 power-of-two 양자화 성분까지 고려한 correlation multiplier를 이용하게 된다. 이때 양자화기의 비트수에 따라 상이한 적응 등화 성능이 얻어지므로 이들의 성능을 컴퓨터 시뮬레이션을 통해 평가하며 이를 위하여 동일 채널에서 등화기 출력 성상도, 잔류 isi, 최대 찌그러짐과 MSE, SER을 적용하였다. 성능 평가 결과 양자화기 비트수가 클수록 정상 상태에서의 모든 성능 지수에서 개선되며 등화 잡음이 감소하였지만, 정상 상태에 도달하기 위한 수렴 속도가 늦어짐을 확인하였다.

• 한국인터넷방송통신학회논문지
• /
• 제21권1호
• /
• pp.55-60
• /
• 2021

본 논문은 시분산 채널에서 발생되는 비선형 찌그러짐에 의한 부호간 간섭을 줄일 수 있는 QE-MMA 적응 등화알고리즘에서 양자화 비트수와 stepsize에 의한 성능 평가에 관한 것이다. QE-MMA는 송신 신호 고차 통계치와 오차신호 부호만을 이용하는 SE-MMA에서 오차 신호의 크기를 power-of-two 연산을 적용하여 탭 계수 갱신 시 필요한 승산과 가산을 천이와 가산만으로 대체하여 H/W 응용을 용이하도록 제안되었다. 그러나 QE-MMA에서 오차의 부호를 얻기 위한 오차 신호의 발생 시 stepsize와 양자화기 비트수에 의해 적응 등화 성능이 상이하게 되며, 이를 시뮬레이션으로 확인하였다. 시뮬레이션 결과 QE-MMA 적응 알고리즘의 성능에서 정상 상태에 도달하기 위한 수렴 속도는 stepsize에 의해 결정되며 정상 상태 이후의 잔여량은 양자화 비트수에 의해 결정됨을 확인하였다.

• 정보보호학회논문지
• /
• 제14권5호
• /
• pp.37-47
• /
• 2004

스마트카드의 응용 분야가 점차 확대됨에 따라 개인 정보에 대한 보안을 어떻게 유지할 것인가의 문제가 최근 가장 큰 이슈가 되고 있다. 스마트카드의 보안 기술은 암호 알고리즘을 이용한다. 빠른 속도의 암호화와 보다 안전한 암호화 처리를 위해 암호 알고리즘의 하드웨어화가 절실히 요구되고 있다. 본 논문에서는 스마트카드 칩 설계 시 가장 중요하게 고려되어야 할 칩 면적을 최소화하기 위하여 라운드 키 레지스터를 사용하지 않는 라운드 키 생성 블록과 한 개의 라운드 함수 블록을 반복 사용하는 구조를 이용하였다. SEED의 F함수와 라운드 키 생성에 사용되는 총 5개의 G 함수를 1개의 G함수로 구현하여 순차적으로 이용하도록 하였다. 따라서 본 논문에서 제안한 SEED 프로세서는 1라운드의 동작을 7개의 부분 라운드로 나누고, 클럭마다 하나의 부분라운드를 수행하는 구조를 갖는다. 제안한 SEED 프로세서는 기능적 시뮬레이션을 통해 한국정보보호진흥원에서 제공한 테스트 벡터와 동일한 결과를 출력됨을 확인하였으며, 합성 및 FPGA 테스트 보드를 이용하여 기존 SEED 프로세서와의 성능을 비교한 결과 면적이 최대 40% 감소하였음을 알 수 있었다.

• 정보보호학회논문지
• /
• 제18권3호
• /
• pp.23-32
• /
• 2008

그래픽 프로세서(GPU)의 연산 능력은 이미 CPU를 능가하고 있으며, 그 격차는 점점 벌어지고 있다. 따라서, 범용 계산에 그래픽 프로세서를 활용하는 GPGPU 연구가 활발히 전개되고 있으며, 병렬 처리가 필요한 분야에서 특히 두드러진 성과를 보이고 있다. GPU를 이용한 암호 알고리즘의 구현은 2005년 Cook 등에 의하여 처음 시도되었으며, OpenGL, DirectX 등의 라이브러리를 이용하여 개선된 결과들이 속속 발표되고 있다. 본 논문에서는 2007년 발표된 NVIDIA의 CUDA 라이브러리를 이용한 블록암호 구현 기법과 그 결과를 소개하고자한다. 또한, 소프트웨어로 구현된 블록암호 소스를 GPU 프로그램으로 이식하는 일반적인 방법을 제공하고자 한다. 8800GTX GPU에서 블록암호 AES, ARIA, DES를 구현했으며, 속도는 각각 4.5Gbps, 7.0Gbps, 2.8Gbps로 CPU보다 고속 구현이 가능하였다.

• 정보보호학회논문지
• /
• 제31권3호
• /
• pp.323-330
• /
• 2021

최근에는 양자 컴퓨터의 빠른 연산의 장점이 알려지면서 큐비트를 활용한 양자회로에 대한 관심이 높아지고 있다. 그루버 알고리즘은 n-bit의 보안 레벨의 대칭키 암호와 해시 함수를 n/2-bit 보안 레벨까지 낮출 수 있는 양자 알고리즘이다. 그루버 알고리즘은 양자 컴퓨터상에서 동작하기 때문에 적용 대상이 되는 대칭키 암호와 해시함수는 양자 회로로 구현되어야 한다. 이러한 연구 동기로, 최근 들어 대칭키 암호 또는 해시 함수를 양자 회로로 구현하는 연구들이 활발히 수행되고 있다. 하지만 현재는 큐비트의 수가 제한적인 상황으로 최소한의 큐비트 개수로 구현하는 것에 관심을 가지고 효율적인 구현을 목표로 하고 있다. 본 논문에서는 국산 해시함수 LSH 구현에 큐빗 재활용, 사전 연산을 통해 사용 큐빗 수를 줄였다. 또한, Mix, Final 함수와 같은 핵심 연산들을 IBM에서 제공하는 양자 프로그래밍 툴인 ProjectQ를 사용하여 양자회로로 효율적으로 구현하였고 이에 필요한 양자 자원들을 평가하였다.

• 전기전자학회논문지
• /
• 제25권4호
• /
• pp.634-643
• /
• 2021

본 논문에서는 실시간 SAR (synthetic aperture radar) 영상 생성을 위한 RDA (range Doppler algorithm)의 FPGA 기반 가속화 기법을 제안한다. RDA의 연산 과정인 거리 및 방위 압축 연산을 가속하기 위한 시스토릭 어레이 구조 기반 정합 필터와 RCM (range cell migration)을 보상해 주기 위한 고속의 sinc 보간 연산기의 하드웨어 구조를 제시하고, Xilinx Alveo FPGA에 다채널 커널 형태로 구현하여 가속을 진행하였다. 제안된 구조의 하드웨어를 사용하여 4096×4096 크기의 영상 생성시간을 측정한 결과, Nvidia RTX3090 GPU를 사용하여 SAR 영상을 생성하는 시간보다 약 2배 가속이 가능함을 확인하였다. 또한, 제안된 가속 하드웨어는 60,247개의 CLB LUT, 103,728개의 CLB register, 20개의 block RAM tile과 592개의 DPS로 구현 가능하며, 최대 동작속도는 312 MHz임을 확인하였다.

• 정보보호학회논문지
• /
• 제33권2호
• /
• pp.183-191
• /
• 2023

암호 알고리즘은 많은 연산 자원을 요구하며 복잡한 수학적 원리를 통해 보안성을 가진다. 하지만 대부분의 사물인터넷 기기는 가용 자원이 한정적이며 그에 따라 연산 성능이 부족하다. 따라서 연산량을 적게 사용하는 경량암호가 등장하였다. 미국 국립표준기술연구소는 경량암호 표준화 공모전을 개최하여 경량암호의 원활한 보급을 꾀했다. 공모전의 알고리즘 중 하나인 TinyJAMBU는 순열 기반의 알고리즘이다. TinyJAMBU는 키 스케줄을 거치지 않는 대신 많은 순열 연산을 반복하며, 이때 시프트 연산이 주로 사용된다. 본 논문에서는 8-bit AVR 프로세서상에서 경량암호 TinyJAMBU를 고속 최적 구현하였다. 제안 기법은 시프트 연산을 반대 방향으로 하여 시프트 횟수를 최소화한 리버스 시프트 기법과 키와 논스가 고정인 환경에서 일부 연산을 사전 연산한 기법이다. 제안 기법은 순열연산에서 최대 7.03배, TinyJAMBU 알고리즘에 적용 시 최대 5.87배 성능 향상을 보였다. 키와 논스가 고정인 환경에서는 TinyJAMBU의 알고리즘이 최대 9.19배만큼 성능이 향상되었다.