• E2M - 전기 전자와 첨단 소재
• /
• 제8권5호
• /
• pp.619-625
• /
• 1995

Polycrystalline CdTe thin film has been studied for photovoltaic application due to the 1.45 eV band gap energy ideal for solar energy conversion and high absorption coefficient. The formation of low resistance contact to p-CdTe is difficult because of large work function(>5.5eV). Common methods for ohmic contact to p-CdTe are to form a p+ region under the contact by in-diffusion of contact material to reduce the barrier height and modify a p-CdTe surface layer using chemical treatment. In this study, the surface chemical treatment of p CdTe was carried out by H$\_$3/PO$\_$4/+HNO$\_$3/ or K$\_$2/Cr$\_$2/O$\_$7/+H$\_$2/SO$\_$4/ solution to provide a Te-rich surface. And various thin film contact materials such as Cu, Au, and Cu/Au were deposited by E-beam evaporation to form ohmic contact to p-CdTe. After the metallization, post annealing was performed by oven heat treatment at 150.deg. C or by RTA(Rapid Thermal Annealing) at 250-350.deg. C. Surface chemical treatments of p-CdTe thin film improved metal/p-CdTe interface properties and post heat treatment resulted in low contact resistivity to p-CdTe.Of the various contact metal, Cu/Au and Cu show low contact resistance after oven and RTA post-heat treatments, respectively.

• 한국해안해양공학회지
• /
• 제11권4호
• /
• pp.189-196
• /
• 1999

천해역에서 외해의 구조물 주위에서의 파동계산을 위한 수치모델을 검증하기 위해서는 실험실에서의 수리실험이 필요하다 하겠다. 본 연구에서는 경사해저면을 가진 해역에서 구조물 설치로 인한 파랑장과 이론 인한 흐름장에 대한 수리실험 예를 다룬다. 수역은 수직으로 층별 흐름을 관측하기 위한 추적 플로터를 투입하도록 4개층으로 나눈다. 자료의 측정은 제한된 수의 파고계와 실험실 상단에 설치한 비디오 카메라와 함께 추적 플로터를 사용하여 연속적으로 이루어졌다. 특정영역에서의 파고 및 각 층별 시간평균유속 분포를 상세히 측정하였으며, 측정된 모든 실험실 자료로부터 파랑 및 흐름장 분포를 상세히 분석하였다. 또한, 파랑의 비선형적 변형특성을 상하 및 전후 비대칭성의 관점에서 포괄적인 분석도 기하였다.

• 마이크로전자및패키징학회지
• /
• 제13권4호
• /
• pp.45-50
• /
• 2006

3D package의 SiP에서 구리의 via filling은 매우 중요한 사항으로 package밀도가 높아짐에 따라 via의 크기가 줄어들며 전기도금법을 이용한 via filling이 연구되어왔다. Via filling시 via 내부에 결함이 발생하기 쉬운데 전해액 내에 억제제, 가속제등 첨가제를 첨가하고 펄스-역펄스(PRC)의 전류파형을 인가하여 결함이 없는 via의 filling이 가능하다. 본 연구에서는 건식 식각 방법 중 하나인 DRIE법을 이용하여 깊이 $100{\sim}190\;{\mu}m$, 직경이 각각 $50{\mu}m,\;20{\mu}m$인 2가지 형태의 via을 형성하였다. DRIE로 via가 형성된 Si wafer위에 IMP System으로 Cu의 Si으로 확산을 막기 위한 Ta층과 전해도금의 씨앗층인 Cu층을 형성하였다. Via시편은 직류, 펄스-역펄스의 전류 파형과 억제제, 가속제, 억제제의 첨가제를 모두 사용하여 filling을 시도하였고, 공정 후 via의 단면을 경면 가공하여 SEM으로 관찰하였다.

• 마이크로전자및패키징학회지
• /
• 제12권2호
• /
• pp.129-134
• /
• 2005

SiP의 3D패키지에 있어서 구리도금은 매우 중요한 역할을 한다 이러한 구리 도금의 조건을 알아보기 위하여 조건이 다른 전해질에서 전기화학적 I-V특성을 분석하였다. 첨가제로 억제제와 촉진제의 특성을 분석하였다. 3D 패키지에 있어서 직경 50, 75, $100{\mu}m$의 via를 사용하였다. Via의 높이는 $100{\mu}m$로 동일하였다. Via의 내부는 확산방지층으로 Ta을 전도성 씨앗층으로 Cu를 magnetron 스퍼터링 방법으로 도포하였다. 직류, 펄스, 펄스-역펄스 등 전류의 파형을 변화시키면서 구리 도금을 하였다. 직류만 사용하였을 경우에는 결함 없이 via가 채워지지 않았으며 펄스도금을 한 경우 구리 충진이 개선을 되었으나 결함이 발생하였다. 펄스-역펄스를 사용한 경우 결함 없는 구리 충진층을 얻을 수 있었다.

• 한국전기전자재료학회논문지
• /
• 제21권8호
• /
• pp.738-748
• /
• 2008

In this study, it has been investigated on the changing behavior of electrical properties in $ZnO-Bi_2O_3-Sb_2O_3$ (Sb/Bi=2.0, 1.0 and 0.5) ceramics. The samples were prepared by conventional ceramic process, and then characterized by I-V, C-V curve plots, impedance and modulus spectroscopy (IS & MS) measurement. The electrical properties of ZBS systems were strongly dependent on Sb/Bi. In ZBS systems, the varistor characteristics were deteriorated noticeably with increasing Sb/Bi and the donor density and interface state density were increased with increasing Sb/Bi. On the other hand, we observed that the grain boundary reacted actively with the ambient oxygen according to Sb/Bi ratio. Especially the grain boundaries of Sb/Bi=0.5 systems were divided into two types, i.e. sensitive to oxygen and thus electrically active one and electrically inactive intergranular one with temperature. Besides, the increased pyrochlore and $\beta$-spinel phase with Sb/Bi ratio caused the distributional inhomogeneity in the grain boundary barrier height and the temperature instability. To the contrary, the grain boundary layer was relatively homogeneous and more stable to temperature change and kept the system highly nonlinear at high Bi-rich phase contents.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 하계종합학술대회 논문집(2)
• /
• pp.310-313
• /
• 2000

In this study, the Au/Ni and Au/Ni/Si/Ni layers prepared by electron beam evaporation were used to form ohmic contacts on p-type GaN. Before rapid thermal annealing, the current-voltage(I-V) characteristic of Au/Ni and Au/Ni/Si/Ni contact on p-type GaN film shows non-ohmic behavior. A Specific contact resistance as 3.4$\times$10$^{-4}$ Ω-$\textrm{cm}^2$ was obtained after 45$0^{\circ}C$-RTA. The Schottky barrier height reduction may be attributed to the presence of Ga-Ni and Ga-Au compounds, such as Ga$_4$Ni$_3$, Ga$_4$Ni$_3$, and GaAu$_2$ at the metal - semiconductor interface. The mixing behaviors of both Ni and Au have been studied by using X-ray photoelectron spectroscopy. In addition, X-ray diffraction measurements indicate that the Ni$_3$N, NiGa$_4$, Ni$_2$Si, and Ni$_3$Si$_2$ Compounds were formed at the metal-semiconductor interface.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 추계학술대회 논문집 Vol.21
• /
• pp.150-150
• /
• 2008

본 연구에서는 Wet chemistry damage가 Nanopatterned p-ohmic electrode에 미치는 영향을 연구하였다. Nanopattern은 Metal clustering을 이용하여, P-GaN와 Ohmic형성에 유리한 Pd을 50$\AA$ 적층한 후 Rapid Thermal Annealing방법으로 $850^{\circ}C$, $N_2$분위기에서 3min열처리를 하여 Pd Clustering mask 를 제작하였다. Wet etching은 $85^{\circ}C$, $H_3PO_4$조건에서 시간에 따라 Sample을 Dipping하는 방법으로 시행하였다 Ohmic test를 위해서 Circular - Transmission line Model 방법을 이용하였으며, Atomic Force Microscopy과 Parameter Analyzer로 Nanopatterned GaN surface위에 형성된 Ni/ Au Contact에서의 전기적 분석과, 표면구조분석을 시행하였다. AFM결과 Wet처리시간에 따라서 Etching형상 및 Etch rate이 영향을 받는 것이 확인되었고, Ohmic test에서 Wet chemistry처리에 의한 Tunneling parameter와 Schottky Barrier Height가 크게 증/감함을 관찰하였다. 이러한 결과들은 Wet처리에 의해서 발생된 Defect가 GaN의 표면과 하부에서 발생되며, Deep acceptor trap 및 transfer거동과 밀접한 관련이 있음을 확인 할 수 있었다. 보다 자세한 Transport 및 Wet chemical처리영향에 관한 형성 Mechanism은 후에 I-V-T, I-V, C-V, AFM결과 들을 활용하여 발표할 예정이다.

• 한국결정학회:학술대회논문집
• /
• 한국결정학회 2002년도 정기총회 및 추계학술연구발표회
• /
• pp.42-43
• /
• 2002

반도체 디바이스의 발전은 높은 직접화 및 동작 속도를 추구하고 있으며, 이를 위해서 MOSFET의 scale down시 발생되는 문제를 해결해야만 한다. 특히, Channel이 짧아짐으로써 발생하는 device의 열화현상으로 동작전압의 조절이 어려워 짐을 해결해야만 하며, gate oxide 두께를 줄임으로써 억제할 수 있다고 알려져 왔다. 현재, gate oxide으로 사용되고 있는 SiO2박막은 비정질로써 ～8.7 eV의 높은 band gap과 Si기판 위에서 성장이 용이하며 안정하다는 장점이 있으나, 두께가 1.6 nm 이하로 얇아질 경우 전자의 direct Tunneling에 의한 leakage current 증가와 gate impurity인 Boron의 channel로의 확산, 그리고 poly Si gate의 depletion effect[1,2] 등의 문제점으로 더 이상 사용할 수 없게 된다. 2001년 ITRS에 의하면 ASIC제품의 경우 2004년부터 0.9～l.4 nm 이하의 EOT가 요구된다고 발표하였다. 따라서, gate oxide의 물리적인 두께를 증가시켜 전자의 Tunneling을 억제하는 동시에 유전막에 걸리는 capacitance를 크게 할 수 있다는 측면에서 high-k 재료를 적용하기 위한 연구가 진행되고 있다[3]. High-k 재료로 가능성 있는 절연체들로는 A1₂O₃, Y₂O₃, CeO₂, Ta₂O, TiO₂, HfO₂, ZrO₂,STO 그리고 BST등이 있으며, 이들 재료 중 gate oxide에 적용하기 위해 크게 두 가지 측면에서 고려해야 하는데, 첫째, Si과 열역학적으로 안정하여 후속 열처리 공정에서 계면층 형성을 배제하여야 하며 둘째, 일반적으로 high-k 재료들은 유전상수에 반비례하는 band gap을 갖는 것으로 알려줘 있는데 이 Barrier Height에 지수적으로 의존하는 leakage current때문에 절연체의 band gap이 낮아서는 안 된다는 점이다. 최근 20이상의 유전상수와 ～5 eV 이상의 Band Gap을 가지며 Si기판과 열역학적으로 안정한 ZrO₂[4], HfiO₂[5]가 관심을 끌고 있다. HfO₂은 ～30의 고유전상수, ～5.7 eV의 높은 band gap, 실리콘 기판과의 열역학적 안전성 그리고 poly-Si와 호환성등의 장점으로 최근 많이 연구가 진행되고 있다. 또한, Hf은 SiO₂를 환원시켜 HfO₂가 될 수 있으며, 다른 silicide와 다르게 Hf silicide는 쉽게 산화될 수 있는 점이 보고되고 있다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.279-279
• /
• 2011

나노 입자를 이용한 비휘발성 메모리 소자의 전기적 특성 향상을 위하여 일함수가 Si 보다 큰 금속, 금속산화물, 금속 실리사이드 나노입자를 이용한 다양한 형태의 메모리 구조가 제안되어져 왔다.[1] 특히 이와 같은 나노 부유 게이트 구조에서 터널 절연막의 구조를 소자의 동작 속도를 결정하는데 이는 터널링 되어 주입되는 전자의 확률에 의존하기 때문이다. 양자 우물에 국한된 전하가 누설되지 않으면서 주입되는 전자의 터널링 확률을 증가시키기 위하여, dielectric constant 와 barrier height를 고려한 다양한 구조의 터널 절연막의 형태가 제안 되었다.[2-3] 특히 낮은 전계에서도 높은 터널링 확률은 메모리 소자의 동작 속도를 향상시킬 수 있다. 본 연구에서는 n형 Si 기판위에 Si3N4 및 HfAlO를 각각 1.5 nm 및 3 nm 로 atomic layer deposition 방법으로 증착하였으며 3~5 nm 지름을 가지는 $TiSi_2$ 및 $WSi_2$ 나노 입자를 형성한 후 컨트롤 절연막인 $SiO_2$를 ultra-high vacuum sputtering을 사용하여 20 nm 두께로 형성 하였다. 마지막으로 $200{\mu}m$ 지름을 가지는 Al 전극을 200 nm 두께로 형성하여 나노 부유 게이트 커패시터를 제작하였다. 제작된 소자는 Agilent E4980A precision LCR meter 및 HP 4156A precision semiconductor parameter analyzer 를 사용하여 전기용량-전압 및 전류-전압 특성분석을 하여 전하저장 특성 및 제작된 소자의 터널링 특성을 확인 하여 본 연구를 통하여 제작된 나노 부유 게이트 커패시터 구조가 메모리 소자응용이 가능함을 확인하였다.

• 한국작물학회지
• /
• 제32권2호
• /
• pp.224-233
• /
• 1987

밥맛이 좋은 벼 품종들의 질소반응과 도복억제제에 대한 반응을 밝히기 위하여 다마금, 농림 006, 고시히까리, 추청벼, 동률벼 및 밀양 2003를 공시하여 4월 20일에 파종하여 5월 30일에 이앙하였다. 질소시비수준은 10a당 5, 10 및 15kg 이었으며 도복억제제로는 paclobutrazol 을 사용하여 이앙 후 20일에 10a당 입제(유효성분 0 6 %)로 0 및 2kg을 처리한 후 출수 전 15일에 0, 3 및 4.5kg을 처리하였다. 도복관연형질은 출수 후 25일에, 수량 및 수량구성요소는 출수 후 45일에 조사하였다. 밥맛의 평가는 관능검사로 하였다. 1. 질소시비수준이 증가함에 따라 간장 및 수량은 증가하였으나 제3절간의 좌절하중은 감소하고 도복지수는 증가하였다. 2. Paclobutrazol 처리는 공시품종 모두의 간장, 제 3절간장을 단축시켰으나, 제 3절간의 난절하업과 도복지수는 다마금, 농림 006 및 고시히까리와 같은 장간종에서는 이앙 후 20일에 처리할 경우에는 오히려 도복하기 쉬운 조건이되었고 출수 전 15일에 처리할 경우에는 그 반대경향을 보였다. 3. 포장에서의 도복은 다마금, 농림 006 및 고시히까리에서 발생하였으며 질소시비량이 많을수록 도복이 심하였으며. paclobutrazol 처리에의해서는 도복발생이 경감되었다. 4 질소시비량에 대한 수량의 반응은 다마금, 농림 006 및 추청은 10a당 10kg 에서, 고시히까리는 15kg 수준에서 최고수량을 보였다. 5. Paclobutrazol 처리의 수량에 대한 효과는 질소시비량과 품질, 그리고 paclobutrazol의 시용량 및 시용시기에 따라 달랐는데 질소시용량이 10a당 5 kg 수준일 때에는 paclobutrazol(0.6 G ) 3 kg 처리에 의해 3.4∼26% 증수되었고, 4.5kg 처리에 의해서는 3.8∼20% 증수되었다. 단간종인 동률벼와 밀양 2003는 질소 15kg/10a 수준에서도 도복의 위험이 없었지만 밥맛이 좋은 장간종들은 질소시비량를 10kg/10a 이상의 경우 도복하기 쉬웠는데 농림 006는 질소 10kg/10a, 출수 전 15일에 paclobutrazol 3kg 처리구, 다마금은 질소 15kg/10a, 출수 전 15일에 paclobutrazol 3kg 처리구, 고시히까리와 추청벼는 질소 15kg/10a에서 paclobutrazol을 이앙후 20 일에 2kg 처리 후 출수 전 15일에 3kg 2회 처리한 경우 수량이 제일 많았다. 6. 다마금ㆍ농림 006. 고시히까리 및 추청벼의 밥맛 차이는 없었으며 paclobutrazol 처리에 의한 밥맛의 변화는 없었다.