• 제목/요약/키워드: Hardware Architecture

검색결과 1,329건 처리시간 0.032초

변경가능성과 상호운영성을 고려한 소프트웨어 기반 시뮬레이터 아키텍처 패턴의 정의 (Defining an Architectural Pattern for the Software Based Simulators in Consideration of Modifiability and Interoperability)

  • 국승학;김현수;이상욱
    • 한국정보과학회논문지:컴퓨팅의 실제 및 레터
    • /
    • 제15권8호
    • /
    • pp.547-565
    • /
    • 2009
  • 시뮬레이션은 컴퓨터를 이용하여 실제 사물이나 작업의 상태, 혹은 프로세스를 모방하여 그 특징을 찾아내는 작업을 지칭하며, 시뮬레이터는 이러한 시뮬레이션 작업을 수행하는 하드웨어/소프트웨어 도구를 말한다. 다양한 시뮬레이터의 개발에 있어 공통적으로 요구되는 비기능적 속성은 변경가능성, 상호 운영성, 확장성이다. 그러나 기존의 시뮬레이터 개발에 관한 연구는 관심 시뮬레이션 모델에 대한 개발에 관한 것이며, 이러한 비기능적 요구사항에 대한 관심이 적다. 이에 본 논문에서는 소프트웨어 기반 시뮬레이터 개발에 있어 요구되는 비기능적 요구사항 중 변경가능성, 상호운영성, 확장성을 고려한 시뮬레이터 아키텍처 패턴을 제시한다. 본 논문에서는 아키텍처 패턴을 정의하기 위해 시뮬레이터의 필수 요소를 파악하고 그들 간의 관계를 정의하였으며, 비기능적 요구사항을 반영할 수 있는 구조로 설계하였다. 제시된 패턴은 다양한 시뮬레이션 모델을 구축할 수 있도록 시뮬레이션 모델 컴포넌트를 중심으로 이들의 조합을 통해 문제를 해결할 수 있다. 이는 시뮬레이션 모델의 재구축을 통해 유연하게 시스템의 변경가능성을 보장하며, 시뮬레이션 모델에 다양한 인터페이스를 추가할 수 있고, 시뮬레이션 모델 컴포넌트의 인터페이스를 통일시켜 상호운영성 및 확장성을 보장한다. 이 논문의 아키텍처 패턴은 향후 개발될 다양한 소프트웨어 기반 시뮬레이터의 참조 모델로 활용될 수 있다.

FPGA 고속병렬처리 구조의 FMCW LiDAR 신호처리 알고리즘 개발 (Development of Parallel Signal Processing Algorithm for FMCW LiDAR based on FPGA)

  • 이종헌;최지은;라종필
    • 한국전자통신학회논문지
    • /
    • 제19권2호
    • /
    • pp.335-343
    • /
    • 2024
  • 본 논문은 FMCW LiDAR의 실시간 표적 신호처리 기법에 관해 기술하고 있다. FMCW LiDAR는 높은 검출민감도를 가져 낮은 출력만으로 장거리 측정이 가능하면서도 눈, 비, 안개 등 열악한 환경에서 강건한 검출성능을 가져 자율주행자동차용 차세대 LiDAR로 주목받고 있다. 본 논문은 주파수 영역의 신호처리를 위해 필요한 고속 데이터 획득, 전송 및 병렬 신호처리를 위한 하드웨어 구조에 대해 기술하였다. 획득된 시계열 신호로부터 주파수 특성을 분석하기 위하여, 푸리에 변환 연산을 FPGA로 구현하였다. 변환된 주파수영역 데이터로부터 강건한 표적검출 성능을 확보하기 위한 C-FAR 알고리즘에 대해 기술하였다. 표적의 스펙트럼 신호로부터 주파수 측정값의 해상도를 향상하고, 측정된 주파수 값을 표적의 거리 및 속도 정보로 변환하는 과정에 대해 상세히 기술하였다. 스캐너 2D 위치 및 표적의 거리 정보를 활용하여 3차원 영상으로 변환하고 이를 전시하였다. 제안된 FPGA 구조의 병렬 신호처리 알고리즘 적용을 통하여 FMCW LiDAR의 실시간 표적 신호처리 및 고해상도 영상획득 성능을 확인하였다.

편광 기반 주파수 스캐닝 간섭 시스템 및 병렬 프로그래밍 기반 측정 고속화 (A Polarization-based Frequency Scanning Interferometer and the Measurement Processing Acceleration based on Parallel Programing)

  • 이승현;김민영
    • 전자공학회논문지
    • /
    • 제50권8호
    • /
    • pp.253-263
    • /
    • 2013
  • 광학측정기법 중 주파수 스캐닝 간섭계는 기존 3차원 측정기법과 비교하여 광학 하드웨어 구조가 측정과정동안 고정되어 있어, 대물렌즈나 대상물체의 수직 스캐닝 없이 단지 광원의 주파수만 특정한 주파수 밴드내에서 스캐닝 하여 대상물체에 주사되므로, 우수한 광학 측정 성능을 보인다. 광원의 주파수를 변경하여 간섭계를 통해 간섭 영상을 획득한 후, 밝기 영상 데이터를 주파수 영역 데이터로 변환하고, 고속 푸리에 변환을 통한 주파수 분석을 이용하여 대상 물체의 높이 정보를 계측한다. 하지만, 대상물체의 광학적 특성에 기인한 광학노이즈와 주파수 스캐닝동안 획득되는 영상의 수에 따라 증가하는 영상처리시간은 여전히 주파수 스캐닝 간섭계의 문제이다. 이를 위해, 1) 편광기반 주파수 스캐닝 간섭계가 광학 노이즈에 대한 강인성을 확보하기 위해 제안되어진다. 시스템은 주파수 변조 레이저, 참조 거울 앞단의 ${\lambda}/4$ 판, 대상 물체 앞단의 ${\lambda}/4$ 판, 편광 광분배기, 이미지 센서 앞단의 편광기, 광섬유 광원 앞단의 편광기, 편광 광분배기와 광원의 편광기 사이에 위치하는 ${\lambda}/2$ 판으로 구성된다. 제안된 시스템을 이용하여, 편광을 기반으로한 간섭이미지의 대조대비를 조절할 수 있다. 2) 신호처리 고속화 방법이 간섭계 시스템을 위해 제안되며, 이는 그래픽 처리 유닛(GPU)과 같은 병렬처리 하드웨어와 계산 통합 기기 구조(CUDA)와 같은 프로그래밍 언어로 구현된다. 제안된 방법을 통해 신호처리 시간은 실시간 처리가 가능한 작업시간을 얻을 수 있었다. 최종적으로 다양한 실험을 통해 제안된 시스템을 정확도와 신호처리 시간의 관점으로 평가하였고, 실험결과를 통해 제안한 시스템이 광학측정기법의 실적용을 위해 효율적임을 보였다.

대용량 유전체 분석을 위한 고성능 컴퓨팅 시스템 MAHA (Design of MAHA Supercomputing System for Human Genome Analysis)

  • 김영우;김홍연;배승조;김학영;우영춘;박수준;최완
    • 정보처리학회논문지:소프트웨어 및 데이터공학
    • /
    • 제2권2호
    • /
    • pp.81-90
    • /
    • 2013
  • 지난 10여년 동안 컴퓨팅 분야는 다양한 연구와 변화를 통하여 눈부신 발전을 이루어오고 있다. 반도체 기술의 발전은 프로세서 및 시스템 아키텍처, 프로그래밍 환경 등에 새로운 패러다임의 변화를 야기하고 있다. 특히 고성능컴퓨팅(HPC)분야는 첨단 기술이 집적된 분야로써, 한 국가의 경쟁력으로 간주되고 있다. 2000년대 후반부터 선진 국가들은 Exascale의 슈퍼컴퓨팅 기술의 개발에 박차를 가하고 있으나, 한국의 경우 ICT 분야에 집중하여 관련 핵심기술의 확보가 시급한 상황이다. 본 논문에서는 슈퍼컴퓨팅 기술을 확보하고 대규모 유전체 분석 및 단백질 구조 분석을 위한 고성능 컴퓨팅 시스템인 MAHA 슈퍼컴퓨팅 시스템의 아키텍쳐를 제시하고 설계 및 구현에 관하여 서술한다. MAHA 슈퍼컴퓨팅 시스템은 컴퓨팅 하드웨어, 파일 시스템, 시스템 소프트웨어 및 바이오 응용으로 구성되며, 성능/$, 성능/면적 및 성능/전력을 향상시키기 위한 이종 매니코어 연산장치에 기반 한 고성능 컴퓨팅 구조를 설계하였다. 대규모 데이터에 대한 빠른 처리를 위하여 SSD 및 MAID시스템에 기반 한 고성능 저전력 파일시스템과 사용자 편의성 및 이종 매니코어 자원의 효과적인 활용을 통한 바이오 응용 성능 향상을 위한 시스템 소프트웨어를 설계하였다. 2011년 12월 MAHA 슈퍼컴퓨팅 시스템은 32개의 컴퓨팅 노드에 기반 하여 이론 성능 50 테라 플롭스, 실측 성능 30.3 테라 플롭스(시스템 효율 56.2%)로 설계, 구축 되었으며, 2013년 100 테라 플롭스 규모로 확장될 예정이다.

모바일 웹을 지원하는 응용 독립적 멀티미디어 적응 프레임워크 (An Application-Independent Multimedia Adaptation framework for the Mobile Web)

  • 전성미;임영환
    • 인터넷정보학회논문지
    • /
    • 제6권6호
    • /
    • pp.139-148
    • /
    • 2005
  • 차세대 웹인 모바일 웹에 대한 멀티미디어 서비스 욕구는 PC수준이 될 것이며, 이를 지원할 수 있는 단말기 제작 기술, 통신 기술, 서비스 및 표준화 노력들이 진행되고 있다. 모바일 웹 환경에서는 다양한 단말기 종류, 네트워크 능력 및 사용자 선호등을 지원하여 멀티미디어 컨텐츠의 적응 서비스가 가능하도록 하여야 한다. 이것은 목적지인 단말기의 하드웨어 사양과 재생서비스 품질의 다양성으로 인하여 멀티미디어 컨텐츠의 재생 서비스 품질이 고정되어 있지 않음을 의미한다. 만일 새로운 사용자가 새로운 종류의 단말기를 통하여 서버의 멀티미디어 컨텐츠를 재생하려고 한다면, 기존 트랜스코더로 멀티미디어 적응이 가능한지 고려하여야 한다. 그런데 현재 사용되는 멀티미디어 적응 라이브러리들은 하나의 라이브러리에 모든 적응 기능을 넣은 중량 트랜스코더의(heavy transcoder) 형태이다. 이러한 중량 트랜스코더로 제한없는 접속(Universal Access)의 도전을 해결하는 것은 너무 복잡하다. 따라서 본 논문에서는 다양한 새로운 모바일 단말기의 서비스 품질을 만족하는 응용 독립적 멀티미디어 적응 프레임워크를 제안한다. 이것은 중량 트랜스코더대신 하나의 트랜스고딩 기능만을 갖는 단위 트랜스코더들의 집합을 갖는다. 또한 종단간 서비스 품질을 만족하도록 단위 트랜스코더들의 동적 연결을 지원하는 트랜스코더 관리자를 포함한다.

  • PDF

서비스 재사용성 중심의 Software-as-a-Service 개발 프로세스 (A Service Reusability-Centric Process for Developing Software-as-a-Service)

  • 이정우;라현정;김수동
    • 한국정보과학회논문지:소프트웨어및응용
    • /
    • 제37권7호
    • /
    • pp.518-535
    • /
    • 2010
  • 클라우드 컴퓨팅은 하드웨어와 소프트웨어의 자원을 서비스 제공자 서버에 운영하고, 소비자가 인터넷을 통하여 필요한 서비스를 활용하는 재사용 기반의 컴퓨팅 방식이다. 클라우드 서비스의 한 형태인 SaaS(Software-as-a-Service)는 소프트웨어를 하나의 서비스로 설계 개발한 후, 다양한 소비자들이 재사용하도록 하는 컴퓨팅을 지향한다. 기존의 소프트웨어 어플리케이션은 특정한 하나의 조직을 대상으로 개발하였으나, SaaS는 서비스의 형태로 소프트웨어의 전체 기능을 필요로 하는 다양한 조직에 소속된 다양한 소비자들이 사용할 수 있게 개발된다. 이것은 소비자가 자신이 원하는 기능의 수행을 위해 직접 SaaS를 설정할 수 없게 하여 SaaS 개발에 재사용성이 더욱 강조되게 한다. 하지만 기존의 객체지향 개발 방법론, 컴포넌트 기반 개발 기법, SOA 개발 기법들은 전통적인 소프트웨어 어플리케이션과 다른 SaaS가 가지는 재사용성의 특징을 반영한 설계와 구현을 지원하는 지침과 장치가 거의 없다. 따라서 본 논문에서는 이러한 문제를 해결하기 위해 기존 재사용성의 정의를 확장하여 SaaS의 재사용성을 적용성, 적응성, 확장성의 부 특성으로 구분하고 이를 반영한 재사용성 중심의 개발 프로세스를 제시한다. SaaS 재사용성의 각부 특성은 제시하는 개발 프로세스의 분석과 설계를 위한 각 활동에 직 간접적으로 반영되어 보다 효과적으로 SaaS 재사용성을 향상시킨다. 제시된 프로세스를 적용하면 보다 체계적이고 효과적으로 재사용성 중심의 SaaS 개발을 유도할 수 있다.

공간-주파수 OFDM 전송 다이버시티 기법 기반 무선 LAN 기저대역 프로세서의 구현 (Implementation of WLAN Baseband Processor Based on Space-Frequency OFDM Transmit Diversity Scheme)

  • 정윤호;노승표;윤홍일;김재석
    • 대한전자공학회논문지SD
    • /
    • 제42권5호
    • /
    • pp.55-62
    • /
    • 2005
  • 본 논문에서는 공간-주파수 OFDM (SF-OFDM) 기법을 위한 효율적인 심볼 검출 알고리즘이 제안되고, 이를 기반으로 하는 SF-OFDM 무선 LAN 기저대역 프로세서의 구현 결과가 제시된다. SF-OFDM 기법에서 부반송파의 개수가 적은 경우 부채널간 간섭이 발생하게 되며, 이러한 간섭은 다이버시티 시스템의 성능을 크게 저하시킨다. 제안된 알고리즘은 부채널간 간섭을 병렬적으로 제거함으로써 기존 알고리즘에 비해 큰 성능 이득을 얻는다. 컴퓨터 모의실험을 통한 비트오류율 (BER) 성능 평가 결과 두개의 송${\cdot}$수신 안테나를 사용하는 경우 10-4의 BER에서 기존 알고리즘에 비해 약 3 dB의 성능이득을 얻음을 확인하였다. 제안된 심볼 검출 알고리즘이 적용된 SF-OFDM 무선 LAN 시스템의 패킷오류율 (PER), link throughput 및 coverage 성능이 분석되었다. 최대 전송률의 $80\%$를 목표 throughput으로 설정 했을 때, SF-OFDM 기반 무선 LAN 시스템은 기존의 IEEE 802.11a 무선 LAN 시스템에 비해 약 5.95 dB의 SNR 이득과 3.98 미터의 coverage 이득을 얻을 수 있었다. 제안된 알고리즘이 적용된 SF-OFDM 무선 LAN 기저대역 프로세서는 하드웨어 설계 언어를 통해 설계되었으며, 0.18um 1.8V CMOS 표준 셀 라이브러리를 통해 합성되었다. 제시된 division-free 하드웨어 구조와 함께, 구현된 프로세서의 총 게이트 수는 약 945K개였으며, FPGA 테스트 시스템을 통해 실시간 검증 및 평가되었다.

Big Data Based Dynamic Flow Aggregation over 5G Network Slicing

  • Sun, Guolin;Mareri, Bruce;Liu, Guisong;Fang, Xiufen;Jiang, Wei
    • KSII Transactions on Internet and Information Systems (TIIS)
    • /
    • 제11권10호
    • /
    • pp.4717-4737
    • /
    • 2017
  • Today, smart grids, smart homes, smart water networks, and intelligent transportation, are infrastructure systems that connect our world more than we ever thought possible and are associated with a single concept, the Internet of Things (IoT). The number of devices connected to the IoT and hence the number of traffic flow increases continuously, as well as the emergence of new applications. Although cutting-edge hardware technology can be employed to achieve a fast implementation to handle this huge data streams, there will always be a limit on size of traffic supported by a given architecture. However, recent cloud-based big data technologies fortunately offer an ideal environment to handle this issue. Moreover, the ever-increasing high volume of traffic created on demand presents great challenges for flow management. As a solution, flow aggregation decreases the number of flows needed to be processed by the network. The previous works in the literature prove that most of aggregation strategies designed for smart grids aim at optimizing system operation performance. They consider a common identifier to aggregate traffic on each device, having its independent static aggregation policy. In this paper, we propose a dynamic approach to aggregate flows based on traffic characteristics and device preferences. Our algorithm runs on a big data platform to provide an end-to-end network visibility of flows, which performs high-speed and high-volume computations to identify the clusters of similar flows and aggregate massive number of mice flows into a few meta-flows. Compared with existing solutions, our approach dynamically aggregates large number of such small flows into fewer flows, based on traffic characteristics and access node preferences. Using this approach, we alleviate the problem of processing a large amount of micro flows, and also significantly improve the accuracy of meeting the access node QoS demands. We conducted experiments, using a dataset of up to 100,000 flows, and studied the performance of our algorithm analytically. The experimental results are presented to show the promising effectiveness and scalability of our proposed approach.

영상처리용 프로세서를 위한 효율적인 이차원 어드레스 지정 기법 (An Efficient 2-dimensional Addressing Mode for Image Processor)

  • 고윤호;윤병주;김성대
    • 대한전자공학회논문지SP
    • /
    • 제38권5호
    • /
    • pp.486-497
    • /
    • 2001
  • 본 논문에서는 프로그램 가능한 하드웨어 장치에서 영상 처리를 효율적으로 수행하기 위한 새로운 메모리 어드레스 지정 방법(addressing mode)을 제안한다. 기존의 어드레스 지정 방법은 음성과 같은 일차원적인 형태의 데이터 처리에 적합한 반면, 제안된 메모리 어드레스 지정 기법은 영상 데이터의 이차원적인 특성을 고려한 새로운 메모리 어드레스 지정 기법이다. 제시된 기법은 기존의 메모리 구조를 바꾸지 않으면서도 이차원 데이터의 위치를 표시할 수 있는 두개의 오퍼랜드를 입력으로 메모리에 저장된 영상데이터 값을 처리는 명령어이다. 이차원적인 특성을 지니는 새로운 메모리 어드레스 지정 기법은 다음과 같은 장점을 지닌다. 먼저, 기존 하드웨어에서 여러 명령어에 걸쳐 수행해야 할 작업을 통합함으로써, 수행해야 할 프로그램의 코드 사이즈를 줄여 하드웨어의 성능을 높임과 동시에 근래 무선 응용 분야에서 요구되는 저전력 동작을 가능하게 한다. 아울러, 영상 데이터가 가지는 이차원적인 특성을 그대로 반영하므로, 사용자가 보다 쉽게 어셈블러를 통해 어플리케이션을 프로그램 할 수 있다. 이와 같은 이차원적인 메모리 어드레스 지정 기법은 각종 DSP, media processor, 그래픽 장치 등에 이용될 수 있다. 본 논문에서는 이러한 이차원 메모리 어드레스 지정 기법의 개념을 제안함과 동시에, 이를 효율적으로 구현하기 위한 하드웨어 구조를 제시한다.

  • PDF

CMOS 이미지 센서의 영상 개선을 위한 실시간 전처리 프로세서의 설계 (Design of Real-Time PreProcessor for Image Enhancement of CMOS Image Sensor)

  • 정윤호;이준환;김재석;임원배;허봉수;강문기
    • 대한전자공학회논문지SD
    • /
    • 제38권8호
    • /
    • pp.62-71
    • /
    • 2001
  • 본 논문은 CMOS 이미지 센서에서 획득한 영상의 품질을 개선하기 위한 실시간 전처리 프로세서의 설계를 제시한다. CMOS 이미지 센서는 기존 IC와의 통합, 저전력소모, 저가격화등의 다양한 이점을 갖지만, 기존의 CCD 소자로부터 획득한 영상에 비해 열등한 품질의 영상을 제공하는 단점이 있다. CMOS 이미지 센서의 이러한 물리적 한계를 극복하기 위해 본 논문에서 제안하는 전처리 프로세서에는 색상 보간, 색상 보정, 감마 보정, 자동 노출 조정 등의 기본적인 전처리 알고리즘 외에 공간 가변적 대비 향상 알고리즘이 포함되었다. 여기에서 제안하는 전처리 프로세서는 이러한 알고리즘을 효율적으로 구현하기 위한 하드웨어 구조를 가지며, VHDL 언어를 이용하여 설계 및 검증되었다. 설계된 전처리 프로세서는 합성 결과 약 19K의 논리 게이트를 포함하였으며, 이는 저가격의 PC 카메라 구현에 적합하다. 제안된 전처리 프로세서의 실시간 동작 여부를 검증하기 위해 설계된 전처리 프로세서는 Altera사의 Flex EPF10KGC503-3 FPGA 칩으로 구현되었으며, 성공적으로 동작함을 확인하였다.

  • PDF