• 한국통신학회논문지
• /
• 제30권2A호
• /
• pp.129-136
• /
• 2005

지정된 비트 크기를 갖는 승산기 코어의 Verilog-HDL 모델을 생성하는 가변 정밀도 승산기 생성기 (VPM_Gen; Variable-Precision Multiplier Generator)에 대해 기술한다. 사용자의 필요에 따라 승수와 피승수의 비트 수를 8-비트${\sim}32$-비트 범위에서 1-비트 단위로 선택할 수 있으며, 승산결과는 $8-b{\sim}64-b$ 범위에서 2-비트 단위로 절사할 수 있도록 함으로써 총 3,455 가지 승산기 코어를 생성할 수 있다. 승산결과가 절사되는 경우, 절사되는 부분의 회로를 제거함으로써 게이트 수와 전력소모가 각각 최대 40%와 30% 감소되도록 하였으며, 이를 통해 효율적인 저전력 승산기 코어가 구현되도록 하였다. 또한, 절사 비트 수에 따른 적응 오차보상 방법을 적용함으로써 절사오차가 최소화되도록 하였다. VPM_Gen에 의해 생성되는 승산기 코어는 Xilinx FPGA 보드와 논리분석기를 통하여 그 기능을 검증하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.659-662
• /
• 2005

A parameterized FFT/IFFT core generator (PFFT_CoreGen) is designed, which can be used as an essential IP (Intellectual Property) in various OFDM modem designs. The PFFT_CoreGen generates Verilog-HDL models of FFT cores in the range of 64 ${\sim}$ 2048-point. To optimize the performance of the generated FFT cores, the PFFT_CoreGen can select the word-length of input data, internal data and twiddle factors in the range of 8-b ${\sim}$ 24-b. Some design techniques for low-power design are considered from algorithm level to circuit level.

• 항공우주기술
• /
• 제12권1호
• /
• pp.120-127
• /
• 2013

최근, 항공우주 분야에서 오픈 소스 소프트웨어에 대한 관심이 늘고 있다. 대표적인 사례로 우주환경을 3D로 가시화하는 소프트웨어인 셀레스티아가 있다. 셀레스티아는 오픈소스 소프트웨어로서 여러 장점이 있다. 첫째 사용하기 쉽고, 둘째 스크립트 언어를 지원하여 필요한 기능을 쉽게 추가할 수 있다. 이런 특징으로, 다른 시스템과의 연계도 용이하다. 그러나, 셀레스타아를 동일 시스템이 아닌 원격시스템에서 제어하는 기능은 부족하다. 본 논문은 위성 시뮬레이션 도구인 GenSim에서 UDP 통신을 이용하여 원격으로 명령을 전송하는 모듈의 설계 및 구현 과정에 대해 기술하고, 개발시 겪었던 문제와 이에 대한 해결방법을 기술한다.

• Journal of Astronomy and Space Sciences
• /
• 제28권3호
• /
• pp.241-252
• /
• 2011

A simulated network protocol provides the capability of distributed simulation to a generic simulator. Through this, full coverage of management of data and service handling among separated simulators is achieved. The distributed simulation environment is much more conducive to handling simulation load balancing and hazard treatment than a standalone computer. According to the simulated network protocol, one simulator takes on the role of server and the other simulators take on the role of client, and client is controlled by server. The purpose of the simulated network protocol is to seamlessly connect multiple simulator instances into a single simulation environment. This paper presents the development of a simulated network (simNetwork) that provides the capability of distributed simulation to a generic simulator (GenSim), which is a software simulator of satellites that has been developed by the Korea Aerospace Research Institute since 2010, to use as a flight software validation bench for future satellite development.

• 한국통신학회논문지
• /
• 제31권3A호
• /
• pp.368-376
• /
• 2006

본 논문은 OFDM 변복조 모뎀 설계에 핵심 IP로 사용될 수 있는 파라메터화된 FFT/IFFT 코어 생성기 FCore_GenSim(Parameterized FFT Core Generation & Simulation Program)에 대해 기술한다. Fcore_GenSim은 FFT 코어의 Verilog-HDL 모델을 생성하는 parameterized 코어 생성기(PFFT_CoreGen)와 생성된 코어의 연산 정밀도를 분석해주는 fixed-point 시뮬레이터(FXP_FFTSim)로 구성된다. PFFT_CoreGen은 FFT 길이(64점 ~2048점 범위)와 입력/출력/중간결과/격자계수의 word-length(8-b~24-b 범위, 2-b 단위)를 지정하면, 지정된 사양을 갖는 FFT 코어의 Verilog-HDL 모델을 생성하며, 총 43,659 종류의 코어를 생성할 수 있다. 또한, 사용자의 필요에 따라 CBFP(Convergent Block Floating Point) 스케일링의 적용 여부를 지정할 수 있다. 생성되는 코어의 내부 구조는 FFT 길이에 따라 radix-2, radix-2/4, radix-2/4/8 알고리듬의 혼합구조가 적용되도록 하였으며, 또한 CBFP 스케일링의 적용 여부에 따라서도 R2SDF 단일구조 또는 R2SDF/R2SDC 복합구조가 적용되도록 함으로써 생성되는 코어의 회로 복잡도와 성능이 최적화되도록 하였다.

• 한국정보처리학회논문지
• /
• 제3권7호
• /
• pp.1773-1780
• /
• 1996

인공지능의 기호적 방법과 수치적 방법을 결합한 지식기반신경망은 다른 기계 학 습모델보다 우수한 성능을 나타내고 있다. 그러나 지식기반신경망은 신경망으로 형성 된 후 동적으로 그 구조를 변경할 수 없어서 영역이론정련화 기능을 갖추지 못하였다. 지식기반신경망의 이러한 단점을 보완하기 위하여 TopGen 알고리즘이 제안되었으나 삽입된 은닉노드를 모두 입력 노드에 연결한 점, 빔탐색을 이용한 등의 문제를 안고 있다. 본 논문에서는 TopGen의 문제점을 해소하기 위하여 은닉 노드를 다음 하위계층 의 노드에 링크 시켰으며, 역추적을 허용한 언덕 오르기를 이용하는 알고리즘을 설계 하였다.

• 한국동물학회:학술대회논문집
• /
• 한국동물학회 1998년도 한국생물과학협회 학술발표대회
• /
• pp.80-80
• /
• 1998

No Abstract, See Full Text

• 한국통신학회논문지
• /
• 제34권2A호
• /
• pp.177-183
• /
• 2009

본 연구에서는 UHF 대역의 18000-6 Type C Class 1 Generation 2(이하 Gen2) 표준의 충돌방지 알고리즘을 사용하여 개선된 충돌방지 알고리즘을 제안하고 이를 토대로 충돌방지 유닛을 설계하였다. Gen2 표준은 슬롯 알로하 알고리즘 계열에서 비교적 높은 성능을 가지는 증가형 방식을 채택하여 사용하고 있으며, 이를 위해 Q 알고리즘을 제시하고 있다. 하지만 슬롯 카운터 선택 파라미터 Q에 따른 가중치 C값과 초기 $Q_{fp}$값, 태그 식별 종료시점의 세 가지 조건에 대한 정확한 정의가 되어 있지 않아, 잘못된 값 선택으로 인한 성능의 저하가 우려된다. 따라서 본 연구에서는 기존 알고리즘의 정의되지 않은 부분을 고려하여 개선된 충돌방지 알고리즘을 제안한다. 최적의 C값과 초기 $Q_{fp}$값을 적용하여 실험한 결과, 최대 식별 효율은 34.8%이었고, 식별 종료 시점 조건을 추가하였을 경우 34.7%였다. 개선된 Q 알고리즘을 이용한 충돌방지 유닛을 Verilog HDL을 사용하여 설계하였다. Synopsys 사의 Design Compiler를 이용하여 합성하였으며, TSMC $0.25{\mu}m$ 공정 표준 라이브러리를 이용하였다. 합성 결과 설계된 모듈의 게이트 수는 3,847개이며, 제안된 클럭인 19.2MHz에서의 동작을 충분히 만족하였다.

• 국방과기술
• /
• 5호통권243호
• /
• pp.54-61
• /
• 1999

미 육군은 다수의 새로운 체계와 기존 차량의 성능 개선을 위해 타이타늄을 평가하고 있다. UDLP(United Defence Limited Pantnership)에 의해 개발된 AGS(The Armored Gen System)는 타이타늄 부가장갑을 사용하고 있다. 아마도 최대의 성능개선 계획은 방호력이 증대된 확장형 M113 인원 수송 차량(APC, 전 세계에 60,000대 이상 배치 운영 중)일 것이다. 측면 방호력 증대를 위해 1.25인치 두께의 부가 장갑판과 전면장갑으로 2인치 두께 판이 고려되고 있다

• 한국통신학회논문지
• /
• 제32권1A호
• /
• pp.83-90
• /
• 2007

본 논문에서는 ISO/IEC 18000-6C 표준안을 만족하는 UHF대역 RFID 수신단(리더)의 지터(Jitter)처리와 글리치제거 알고리듬 및 설계방안을 제안하고 이를 이용한 리더를 구현하여 실제 TI(Texas instrument) Gen2 태그의 응답을 분석하였다. ISO/IEC 18000-6C표준안은 Reader에서 Tag로 데이터 전송 시 +/-1%의 오차와 Tag에서 Reader로 데이터 전송 시 최대 +/-22%의 오차를 허용하도록 정의하고 있다. 이러한 허용오차범위 내의 데이터에 대해 본 논문에서 제시한 회로는 기존의 PLL(DPLL, ADPLL)을 이용한 방식이 아닌 최대허용치(tolerance)와 허용치누적을 이용하여 일정치의 오차범위를 허용하며 디코딩 하도록 설계하였다. 또한 글리치와 지터제거 알고리듬의 기본원리를 동일하게 구성하여 글리치제거와 지터제거를 따로 구분하지 않고 하나의 기능으로 동작하게 한다. 주 클럭은 19.2MHz로 설정하였으며 LF는 국내 전파법에 맞도록 40kHz로 설정하였다 시뮬레이션결과 15%이하의 위상지터를 가진 입력데이터에 대해 판독에러율은 0이었으며 $15%{\sim}22%$ 위상지터를 가진 입력데이터에 대해서 는 0.000589였다. 그러나 동적LF생성회로를 사용한 결과 $15%{\sim}22%$ 위상변화를 가진 입력데이터에 대해 판독에러율은 0이었으며 표준안에 정의된 최대 +/-22%오차 범위내의 지터 발생에 대해서 판독에러율은 0이었다.