• 융합보안논문지
• /
• 제17권2호
• /
• pp.41-51
• /
• 2017

인터넷 활용 범위의 폭발적인 증가는 점차적으로 네트워크 속도와 용량을 초고속화 하고 대용량화로 빠르게 진화해 가고 있다. 이에 따라 스위치 라우터 등 네트워크 장비들은 하드웨어에 기반 한 빠른 기술 진화로 대처를 하고 있으나 초연결사회에 가장 기본적이고 필수적인 네트워크 보안시스템의 기술 진화는 수만 가지의 보안 이슈와 시그니처(signature)에 대해서 수시 변경과 갱신을 필요로 하기 때문에 소프트웨어에 기반 한 기술적인 한계를 극복하기가 쉽지 않다. 본 논문은 이와 같은 DDoS 대응 장비를 설치 운영할 때의 패킷 필터링 속도 저하 문제점을 개선하고자 FPGA(Field Programmable Gate Array)의 하드웨어적인 특성과 병렬처리 특성을 최대한 반영한 DPI 알고리즘인 Hi-DPI를 제안하고 실용성을 검증하고자 한다.

• 한국항해항만학회지
• /
• 제31권9호
• /
• pp.779-784
• /
• 2007

This paper describes a new progressive embedded Internet Protocol(IP) camera available for real-time image transmission. It was applied for ship safety and security on seashore area. The functions of developed embedded system was more effective and excellent than conventional systems. Nowadays, each nation has established harbor security systems to jump up their ports to international port. Recently Incheon port has tried to change man security into center security system used by image security system. The security system of Incheon port has some advantages like effectivity of security system and reduction of manpower and cost, installed by image security system with CCTV cameras at the entrance gate and around the fence. Thus in this paper, we have designed and implemented a Personal Digital Assistants(PDA) based Image Surveillance System for Harbor Security using IP Camera under ubiquitous environment. This system has big advantages which are more effective in an emergency and low cost and small manpower than conventional systems.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2023년도 춘계학술발표대회
• /
• pp.165-167
• /
• 2023

양자 컴퓨터는 기존의 클래식 컴퓨터와 달리 양자역학 원리를 활용해 정보 처리를 수행하며, 특정 문제들을 훨씬 빠르게 해결할 수 있다. 양자 컴퓨터는 큐빗을 기본 단위로 사용하고, 아다마르 게이트, CNOT 게이트, 파울리 게이트, 토플리 게이트 등을 조합하여 양자 회로를 구성한다. Toffoli 게이트는 유니버설 게이트 중 하나로, 세 개의 큐빗을 입력받아 조건부 (Controlled-Controlled) NOT 연산을 수행한다. 이 게이트는 복잡한 작업을 기본 양자 게이트로 분해할 수 있어, 회로의 게이트 수, 깊이 및 오류율 측면에서 최적화할 수 있다. 기본 양자 게이트 중 T 게이트는 노이즈와 오류에 영향을 받을 수 있으므로, T 게이트의 수와 깊이를 최적화하는 것이 중요하다. 본 논문은 Toffoli 게이트 분해를 통해 양자 회로의 게이트 수와 깊이를 최적화하는 방법을 조사한다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제17권11호
• /
• pp.3182-3203
• /
• 2023

With the growing adoption of cloud-based technologies, maintaining the privacy and security of cloud data has become a pressing issue. Privacy-preserving encryption schemes are a promising approach for achieving cloud data security, but they require careful design and implementation to be effective. The integrated approach to cloud data security that we suggest in this work uses CogniGate: the orchestrated permissions protocol, index trees, blockchain key management, and unique Opacus encryption. Opacus encryption is a novel homomorphic encryption scheme that enables computation on encrypted data, making it a powerful tool for cloud data security. CogniGate Protocol enables more flexibility and control over access to cloud data by allowing for fine-grained limitations on access depending on user parameters. Index trees provide an efficient data structure for storing and retrieving encrypted data, while blockchain key management ensures the secure and decentralized storage of encryption keys. Performance evaluation focuses on key aspects, including computation cost for the data owner, computation cost for data sharers, the average time cost of index construction, query consumption for data providers, and time cost in key generation. The results highlight that the integrated approach safeguards cloud data while preserving privacy, maintaining usability, and demonstrating high performance. In addition, we explore the role of differential privacy in our integrated approach, showing how it can be used to further enhance privacy protection without compromising performance. We also discuss the key management challenges associated with our approach and propose a novel blockchain-based key management system that leverages smart contracts and consensus mechanisms to ensure the secure and decentralized storage of encryption keys.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2022년도 춘계학술대회
• /
• pp.639-641
• /
• 2022

사회적으로 고령화 문제가 심화되면서, 독거노인 모니터링 시스템에 관한 연구가 활발히 진행되고 있다. 일반적으로 모니터링 시스템은 영상, 센서, 계측값 등의 정보를 바탕으로 서버에서 연산을 수행하여, 사용자에게 모니터링 서비스를 제공한다. 서버를 이용하는 시스템의 구조상 데이터 유출의 위험이 존재하며, 데이터 보안을 고려한 설계가 필수적이다. 본 논문에서는 영상보안 구조 기반의 지능형 독거노인 모니터링 시스템을 제안한다. 제안하는 시스템은 Edge AI 모듈을 사용하여 카메라 모듈과 서버 간의 통신을 차단하는 구조를 통해 높은 보안성을 보장한다. Edge AI 모듈은 Verilog HDL로 설계되었으며, Field Programmable Gate Array (FPGA)를 통해 기능을 구현하였다. 본 시스템을 검증하기 위해 5,144개의 프레임 데이터에 대해 실험하였으며, 사람의 움직임이 일정 시간 감지되지 않았을 때 위험 감지 신호가 올바르게 발생하는 것을 확인하였다.

• ETRI Journal
• /
• 제45권2호
• /
• pp.346-357
• /
• 2023

Hardware security primitives, also known as physical unclonable functions (PUFs), perform innovative roles to extract the randomness unique to specific hardware. This paper proposes a novel hardware security primitive using a commercial off-the-shelf flash memory chip that is an intrinsic part of most commercial Internet of Things (IoT) devices. First, we define a hardware security source model to describe a hardware-based fixed random bit generator for use in security applications, such as cryptographic key generation. Then, we propose a hardware security primitive with flash memory by exploiting the variability of tunneling electrons in the floating gate. In accordance with the requirements for robustness against the environment, timing variations, and random errors, we developed an adaptive extraction algorithm for the flash PUF. Experimental results show that the proposed flash PUF successfully generates a fixed random response, where the uniqueness is 49.1%, steadiness is 3.8%, uniformity is 50.2%, and min-entropy per bit is 0.87. Thus, our approach can be applied to security applications with reliability and satisfy high-entropy requirements, such as cryptographic key generation for IoT devices.

• 한국정보보호학회:학술대회논문집
• /
• 한국정보보호학회 2001년도 종합학술발표회논문집
• /
• pp.403-406
• /
• 2001

본 논문에서는 차세대 표준 알고리즘(AES: Advanced Encryption Standard)인 Rijndael 알고리즘의 고속화를 FPGA로 구현하였다. Rijndael 알고리즘은 미국 상무부 기술 표준국(NIST)에 의해 2000년 10월에 차세대 표준으로 선정된 블록 암호 알고리즘이다. FPGA(Field Programmable Gate Array)는 아키텍쳐의 유연성이 가장 큰 장점이며, 근래에는 성능면에서도 ASIC에 비견될 정도로 향상되었다. 본 논문에서는 128비트 키 길이와 블록 길이를 가지는 암호화(Encryption)블럭을 Xilinx VirtexE XCV812E-8-BG560 FPGA에 구현하였으며 약 15Gbits/sec의 성능(throughput)을 가진다. 이는 현재까지 발표된 FPGA Rijndael 알고리즘의 구현 사례 중 가장 빠른 방법 중의 하나이다.

• 대한건축학회논문집:계획계
• /
• 제35권10호
• /
• pp.53-62
• /
• 2019

The purpose of this study is to analyze the way historical heritage was dealt with during the massive urban development period of the 1960s through the case of Deoksugung Palace. The wall of Deoksugung Palace was rebuilt and relocated in 1961. Later, it was rebuilt and relocated again in 1968, and Daehanmun Gate was soon moved back too. I analyzed the opinions of the Seoul Metropolitan Government, the Cultural Heritage Committee, experts and citizens that occurred during this process and reached the following conclusion. First, in 1961, the existing stone walls of Deoksugung Palace were rebuilt rather than restored and conserved for the urbanscape at the time. Second, in the 1960s, the Cultural Heritage Committee focused on the conservation of the origin of Daehanmun Gate, while citizens valued the overall harmony and function of Deoksugung Palace. Third, unlike the 1970s project led by the president to renovate national security and national defense sites, there was a call from citizens to realize the preservation of Deoksugung Palace.

• 전기학회논문지P
• /
• 제67권1호
• /
• pp.9-14
• /
• 2018

In this paper, we introduce an AES-based security chip for the embedded system of Internet of Things(IoT). We used Verilog HDL to implement the AES algorithm in FPGA. The designed AES module creates 128-bit cipher by encrypting 128-bit plain text and vice versa. RTL simulations are performed to verify the AES function and the theory is compared to the results. An FPGA emulation was also performed with 40 types of test sequences using two Altera DE0-Nano-SoC boards. To evaluate the performance of security algorithms, we compared them with AES implemented by software. The processing cycle per data unit of hardware implementation is 3.9 to 7.7 times faster than software implementation. However, there is a possibility that the processing speed grow slower due to the feature of the hardware design. This can be solved by using a pipelined scheme that divides the propagation delay time or by using an ASIC design method. In addition to the AES algorithm designed in this paper, various algorithms such as IPSec can be implemented in hardware. If hardware IP design is set in advance, future IoT applications will be able to improve security strength without time difficulties.

• 정보보호학회논문지
• /
• 제26권3호
• /
• pp.603-608
• /
• 2016

인코딩은 정보의 형태나 형식을 표준화, 보안, 처리 속도 향상, 저장 공간 절약 등을 위해 다른 형태나 형식으로 변환 또는 처리 하는 것을 말한다. 정보 통신에서 송신자의 정보가 다른 형태로 수신자에게 전달할 수 있도록 정보를 변환하는 것도 인코딩이다. 이 처리를 수행 하는 장치를 인코더라 부른다. 본 논문에서는 양자 컴퓨터에서 요구되는 인코더 중 가장 기본적인 4-to-2 인코더를 제안한다. 제안한 인코더는 2개의 OR 게이트를 사용하여 구성된다. 제안한 구조는 셀의 간격을 최적화 하고 배선간의 잡음을 최소화하는 것을 목적으로 설계한다. 제안된 인코더를 QCADesigner를 통해 시뮬레이션을 수행하고, 그 결과를 분석하여 효율성을 확인한다.