• 한국수자원학회논문집
• /
• 제38권3호
• /
• pp.189-198
• /
• 2005

본 연구에서는 조력발전소 배수갑문의 형상과 배치에 따른 방류능력을 해석하는데 3차원 수치모의가 효과적으로 이용될 수 있음을 보였다. 3차원 수치모형은 RANS를 지배방정식으로 하는 FLOW-3D 모형을 이용하였다. 본 연구결과 배수갑문의 방류능력은 물받이길이와 도류벽의 접근각도에 큰 영향을 받는 것으로 나타났다. 그리고 이의 개선 여부에 따라 $10\%$ 이상의 방류량 차이가 발생하였다. 또한 방류량은 배수문과 수차구조물을 연결하는 구조물의 형상과 물받이 끝 사면경사의 영향을 받는 것으로 나타났다. 본 연구에서는 배수갑문의 설계시 방류능력 개선을 위해서는 수리학적 검토가 필요하며, 수치모형실험이 수리모형실험과 더불어 유용한 해석도구로 이용될 수 있음을 보였다.

• 한국진공학회지
• /
• 제15권6호
• /
• pp.637-641
• /
• 2006

본 논문에서는 100 nm 게이트 길이를 갖는 InGaAs/InAlAs/GaAs MHEMT(metamorphic high electron mobility transistors)m의 DC와 RF 특성을 분석 하였다. 이중 노광 방법으로 ZEP520/P(MMA-MAA)/PMMA 3층 구조의 레지스터와 게이트 길이 100 nm인 게이트를 제작하였다. 게이트의 단위 폭이 $70\;{\mu}m$인 2개의 게이트와 길이가 100 nm로 제작된 MHEMT를 DC 및 RF특성을 조사하였다. 최대 드레인 전류 밀도는 465 mA/mm, 상호전달 컨덕턴스는 844 mS/mm이, RF 측정으로부터 전류 이득 차단 주파수는 192 GHz와 최대 진동주파수 310 GHz인 특성을 보였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 추계학술대회
• /
• pp.749-752
• /
• 2014

Spacer 유무와 핀 폭, 채널길이에 따른 n채널 MuGFET의 단채널 및 열화 특성을 비교 분석 하였다. 사용된 소자는 핀 수가 10인 Tri-Gate이며 Spacer 유무에 따른 핀 폭이 55nm, 70nm인 4종류이다. 측정한 소자 특성은 DIBL, subthreshold swing, 문턱전압 변화 (이하 단채널 현상)과 소자열화이다. 측정 결과, 단채널 현상은 spacer가 있는 것이 감소하였고, hot carrier degradation은 spacer가 있고 핀 폭이 작은 것이 소자열화가 적었다. 따라서, spacer가 있는 LDD(Lightly Doped Drain) 구조이며 핀 폭이 작은 설계방식이 단채널 현상 및 열화특성에 더욱 바람직하다.

• 전기전자학회논문지
• /
• 제25권4호
• /
• pp.774-777
• /
• 2021

본 논문은 Charge Trap Flash using Ferroelectric(CTF-F) 구조를 가진 3D NAND Flash Memory gate controllability에 대해 분석했다. Ferroelectric 물질인 HfO₂는 polarization 이외에도 high-k 라는 특징을 가진다. 이러한 특징으로 인해 CTF-F 구조에서 gate controllability가 증가하고 Bit Line(BL)에서 on/off 전류특성이 향상된다. Simulation 결과 CTF-F 구조에서 String Select Line(SSL)과 Ground Select Line(GSL)의 채널길이는 100 nm로 기존 CTF 구조에 비해 33% 감소했지만 거의 동일한 off current 특성을 확인했다. 또한 program operation에서 channel에 inversion layer가 더 강하게 형성되어 BL을 통한 전류가 약 2배 증가한 것을 확인했다.

• 한국산학기술학회논문지
• /
• 제10권12호
• /
• pp.3626-3631
• /
• 2009

본 논문에서는 아날로그 회로에 사용되는 NMOSFET에 대한 Hot-Carrier 열화특성을 조사하였다. 여러 값을 갖는 게이트 전압으로 스트레스를 인가한 후, 소자의 파라미터 열화를 포화 영역에서 측정하였다. 스트레스 게이트 전압의 범위에 따라 계면 상태(interface state) 뿐 아니라 전자와 정공의 포획이 드레인 근처 게이트 산화막에서 확인되었다. 그리고 특히 낮은 게이트 전압의 포화영역에서는 정공의 포획이 많이 발생하였다. 이러한 전하들의 포획은 전달 컨덕턴스 ($g_m$) 및 출력 컨덕턴스 ($g_{ds}$)의 열화의 원인이 된다. 아날로그 동작 범위의 소자에서 파라미터 열화는 소자의 채널 길이에 매우 민감하게 반응한다. 채널길이가 짧을수록 정공 포획이 채널 전도도에 미치는 영향이 증가하게 되어 열화가 증가되었다. 이와 같이 아날로그 동작 조건 및 아날로그 소자의 구조에 따라 $g_m$ 및 $g_{ds}$의 변화가 발생하므로 원하는 전압 이득($A_V=g_m/g_{ds}$)을 얻기 위해서는 회로 설계시 이러한 요소들에 대한 고려가 필요하다.

• 대한전자공학회논문지SD
• /
• 제41권12호
• /
• pp.27-34
• /
• 2004

최근 실리콘 미세공정의 발달로 상용화된 0.2$\mum$ 게이트길이 이하의 deep submicron MOSFET 출력특성을 정확히 모델링하기 위해서는 RF 기판 회로 연구가 필수적이다. 먼저 본 논문에서는 기판 캐패시던스와 기판 저항이 병렬로 연결된 모델과 기판 저항만을 사용한 단순 모델들에 적합한 직접 추출 방법을 각각 개발하였다. 이 추출방법들을 0.15$\mum$ CMOS 소자에 적용한 결과 단순 모델보다 RC 병렬 기판모델이 측정된 $Y_{22}$-parameter에 30GHz까지 더 잘 일치하는 것을 확인하였으며, 이는 RC 병렬 기판모델 및 직접추출방법의 RF 정확도를 증명한다. 이러한 RC 병렬 기판모델을 사용하여 게이트 길이를 0.11에서 0.5$\mum$까지 변화시키고 드레인 전압을 0에서 1.2V까지 증가시키면서 기판 모델 파라미터들의 bias 종속 특성과 게이트 길이 종속 특성을 새롭게 추출하였다. 이러한 새로운 추출 결과는 scalable한 RF 비선형 기판 모델 개발에 유용하게 사용될 것이다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2000년도 추계종합학술대회
• /
• pp.480-484
• /
• 2000

컴퓨터 시뮬레이션을 통하여 Si-기반 n 채널 MOSFET의 채널길이에 따른 영향을 조사하였다. 이차원 유체역학적 모델을 사용하여, 다양한 게이트 길이를 가진 소자들을 실험하였다. LDD MOSFET 소자 모델을 사용하여 전류, 전압, 전계 및 임팩트 이온화를 조사·분석하였다. 이러한 소자들은 다양한 scaling 인수로 scaling되었다. 채널 길이에 따른 I-V 특성과 임팩트이온화의 효과를 분석하였다.

• 대한전자공학회논문지
• /
• 제13권5호
• /
• pp.1-8
• /
• 1976

게이트의 길이가 2mm인 GaAb 금속반도체전계치과트랜지스터를 HP8545 자동회로망분석기에 의하여 주파수 1∼2GHz 사이에서 산란계수를 측정하였고, 산란계수의 도움으로 완전한 등가회로를 구현하였다. 본 논문에서는 50Ω의 높은 입출력 Impedance로 정합시키기 위하여 Microstrip을 사용하여 GaAs MESFET증폭기를 개발하였으며 전력이득이 8dB, 정재파비가 1.5보다 적은 결과를 얻었다. Microwave GaAs Metal Semiconductor Field effect Transistors (MESFET) with the gate-length of two micrometers are investigated. The scattering parameters of the transistors have been measured from 1GHz to 2GHz by Hp8545 Automatic network analyzer. From the measured data, an equivalent circuit is established which consists of an ntrinsic and. extrinsic transistor elements. In this paper, GaAb MESFET Amplifier is used in conjunction with conventional microstrip techniques to match into a 50 ohms high input/output impedances system. We found that Power gain is less than 8dB and VSWR is less than 1.5 in L-Band.

• Journal of Electrical Engineering and Technology
• /
• 제11권6호
• /
• pp.1763-1768
• /
• 2016

This paper presents the electrical characteristics of the gallium nitride (GaN) current aperture vertical electron transistor (CAVET) by using two-dimensional (2-D) technology computer-aided design (TCAD) simulations. The CAVETs are considered as the alternative device due to their high breakdown voltage and high integration density in the high-power applications. The optimized design for the CAVET focused on the electrical performances according to the different gate-source length ($L_{GS}$) and aperture length ($L_{AP}$). We analyze DC and RF parameters inducing on-state current ($I_{on}$), threshold voltage ($V_t$), breakdown voltage ($V_B$), transconductance ($g_m$), gate capacitance ($C_{gg}$), cut-off frequency ($f_T$), and maximum oscillation frequency ($f_{max}$).

• 한국전기전자재료학회논문지
• /
• 제11권6호
• /
• pp.428-435
• /
• 1998

SOI-like-bulk CMOS device is proposed, which having the advantages of SOI(Silicon On Insulator) and protects short channel effects efficiently with adding partial epitaxial process at standard CMOS process. SOI-like-bulk NMOS and PMOS with 0.25${\mu}{\textrm}{m}$ gate length have designed and optimized through analyzing the characteristics of these devices and applying again to the design of processes. The threshold voltages of the designed NMOS and PMOS are 0.3[V], -0.35[V] respectively and those have shown the stable characteristics under 1.5[V] gate and drain voltages. The leakage current of typical bulk-CMOS increase with shortening the channel length, but the proposed structures on this a study reduce the leakage current and improve the subthreshold characteristics at the same time. In addition, subthreshold swing value, S is 70.91[mV/decade] in SOI-like-bulk NMOS and 63.37[mV/ decade] SOI-like-bulk PMOS. And the characteristics of SOI-like-bulk CMOS are better than those of standard bulk CMOS. To validate the circuit application, CMOS inverter circuit has designed and transient & DC transfer characteristics are analyzed with mixed mode simulation.