• 한국전기전자재료학회논문지
• /
• 제20권10호
• /
• pp.846-851
• /
• 2007

In this work, the etching characteristics of $Ge_2Sb_2Te_5(GST)$ thin films were investigated using an inductively coupled plasma (ICP) of $Cl_2/Ar$ gas mixture. To analyze the etching mechanism, an optical emission spectroscopy (OES) and surface analysis using X-ray photoelectron spectroscopy (XPS) were carried out. The etch rate of the GST films decreased with decreasing Ar fraction. At the same time, high selective etch rate over $SiO_2$ films was obtained and the selectivity over photoresist films decreased with increasing the he fraction. From XPS results, we found that Te halides were formed at the etching surface and Te halides limited the etch rate of the GST films.

• 한국진공학회지
• /
• 제19권2호
• /
• pp.155-160
• /
• 2010

상변화 메모리 소자 제작 공정의 단위 스텝인 최종 열처리의 온도가 상변화 메모리 소자 특성에 미치는 영향을 고찰하였다. $Ge_2Sb_2Te_5$ (GST) 박막을 활성 물질로 하는 기공(pore) 구조의 단위 상변화 메모리 소자를 제작하고, $160^{\circ}C$에서 $300^{\circ}C$까지의 온도 범위에서 최종 열처리를 실시하였다. 상변화 메모리 소자의 SET 저항에서 RESET 저항으로의 셀 저항 변화 양상은 최종 열처리 온도에 따라 큰 차이를 나타내었다. 정상적인 상변화 메모리 동작 특성을 얻을 수 있는 임계 열처리 온도가 존재하며, 열처리 온도가 그 온도에 비해 상대적으로 높거나 낮은 경우에는 소자가 오동작하거나 불안정하게 동작하는 것을 확인하였다. 이러한 열처리 온도의 효과는 열에너지에 따른 상부전극-GST 박막-발열층 다층 구조의 열적 안정성과 밀접한 관련이 있는 것으로 보인다.

• 한국반도체및디스플레이장비학회:학술대회논문집
• /
• 한국반도체및디스플레이장비학회 2005년도 추계 학술대회
• /
• pp.73-77
• /
• 2005

고분해능 투과전자현미경을 이용하여 PRAM소자의 상변화물질인 $Ge_{2}Sb_{2}Te_{5}(GST)$의 결정화에 관해 미세구조 분석을 수행하였다. 결정성을 측정하는 일반적인 방법인 XRD법에 비해 고분해능 투과전자현미경을 이용한 미세구조 분석은 XRD에서 분석할 수 없는 결정화 초기 양상을 분석할 수 있을 뿐만 아니라, 소자내부의 국부적인 영역과 같이 특정한 영역에서의 결정구조 및 원자배열에 관한 분석이 가능하였다. 이를 통해 GST박막의 전기적 특성이 결정립 크기에 직접적으로 연관성이 있음을 밝혀내었다. GST의 결정구조 및 원자배열에 관해서는, 제한시야전자회절 기법을 통해 준안정상에서의 GST는 FCC 구조를 가지고 안정상의 GST는 hexagonal 구조를 가짐을 보여주었으며, 고분해능 이미지 관찰을 통해 원자단위로 GST의 결정성을 규명하였다.

• Applied Science and Convergence Technology
• /
• 제23권1호
• /
• pp.34-39
• /
• 2014

The programmable switches which control the delivery of electrical signals in programmable logic devices are fabricated using memory technology. Although phase change memory (PCM) technology is one of the most promising candidates for the manufacturing of the programmable switches, the threshold switching material should be added to a PCM cell for realization of the programmable switches based on PCM technology. In this work, we report the impurity-doped $Ge_2Sb_2Te_5$ (GST) chalcogenide alloy exhibiting threshold switching property. Unlike the GST thin film, the doped GST thin film prepared by the incorporation of In and P into GST is not crystallized even at the postannealing temperature higher than $200^{\circ}C$. This specific crystallization behavior in the doped GST thin film is attributed to the stabilization of the amorphous phase of GST by In and P doping.

• Transactions on Electrical and Electronic Materials
• /
• 제15권1호
• /
• pp.37-40
• /
• 2014

A novel memory is reported, in which $Ge_2Sb_2Te_5$ (GST) has been used as a floating gate. The threshold voltage was shifted due to the phase transition of the GST layer, and the hysteretic behavior is opposite to that arising from charge trapping. Finite Element Modeling (FEM) was adapted, and a new simulation program was developed using c-interpreter, in order to analyze the small shift of threshold voltage. The results show that GST undergoes a partial phase transformation during the process of RESET or SET operation. A large $V_{TH}$ shift was observed when the thickness of the GST layer was scaled down from 50 nm to 25 nm. The novel 1 transistor PCM (1TPCM) can achieve a faster write time, maintaining a smaller cell size.

• 한국광학회:학술대회논문집
• /
• 한국광학회 2001년도 제12회 정기총회 및 01년도 동계학술발표회
• /
• pp.260-261
• /
• 2001

일반적으로 상업화된 타원계는 회전 검광자(회전 편광자), 혹은 위상변조방식이 주를 이루고 있다. 회전 검광자나 위상변조방식의 타원계는 모터를 회전시키거나 위상을 변조시키는 방법에 의존하므로 하나의 타원상수쌍 ( ,Ψ)를 얻는데 수십 $\mu\textrm{s}$ - 수십 ms의 측정시간을 필요로 한다. 그러나, 예를 들어 상변화형 광기록매체인 Ge$_2$Sb$_2$Te$_{5}$(GST)와 같이 수십 ns 시간간격으로 비정질상과 결정상이 변화하면서 정보 데이터를 저장하거나 소거하게 되는 경우 비정질상에서 결정상으로 바뀌는 과정의 결정화과정을 측정하고 분석하기 위해서는 수 ns로 측정할 수 있는 장비가 필요하다. (중략)

• Korean Chemical Engineering Research
• /
• 제47권6호
• /
• pp.715-719
• /
• 2009

본 연구에서는 DNA 정보를 상변화 물질의 전기저항 변화특성으로 검출할 수 있는 상변화 전극 기판을 개발하였다. 이를 위해 반도체 공정에서 사용하는 Al을 사용하여 전극 기판을 제작하였다. 하지만 주사전자현미경을 이용하여 Al 전극의 단면 상태를 확인해 본 결과 PETEOS(plasma enhanced tetraethyoxysilane) 내에서 보이드(void)가 발생하여 후속공정인 에치백과 세정공정 분위기에 과도하게 노출되어 심하게 손상되어 전극과 PETEOS 사이에 홀(hole)로 변형된다. 이 문제점을 해결하기 위하여 에치백 및 세정 공정을 진행하지 않으면서 $Ge_2Sb_2Te_5$(GST) 박막의 단차피복성(stepcoverage)을 좋게 할 수 있고, 열역학적으로 GST 박막과의 반응성을 고려했을 때 안정적이면서 비저항이 낮은 TiN 재료를 사용하여 상변화 전극 기판을 제작하였다. 주사전자현미경을 통하여 전극의 단면의 상태를 관찰하였으며 TiN 전극과 GST 박막이 정상적으로 연결되어 있는 것을 확인하였다. 또한 저항측정 장비를 사용하여 TiN 상변화 전극 기판 위에 증착된 GST의 비정질과 결정질의 저항을 측정하였고, GST의 비정질과 결정질저항의 차이는 약 1,000배 정도로 신호를 검출하는데 충분함을 확인하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.132-132
• /
• 2011

For the programming volume of PRAM, Ge2Sb2Te5(GST) thin films have been dominantly used and prepared by physical vapor deposition (PVD), chemical vapor deposition (CVD), atomic layer deposition (ALD). Among these methods, ALD is particularly considered as the most promising technique for the integration of PRAM because the ALD offers a superior conformality to PVD and CVD methods and a digital thickness control precisely to the atomic level since the film is deposited one atomic layer at a time. Meanwhile, although the IST has been already known as an optical data storage material, recently, it is known that the IST benefits multistate switching behavior, meaning that the IST-PRAM can be used for mutli-level coding, which is quite different and unique performance compared with the GST-PRAM. Therefore, it is necessary to investigate a possibility of the IST materials for the application of PRAM. So far there are many attempts to deposit the IST with MOCVD and PVD. However, it has not been reported that the IST can be deposited with the ALD method since the ALD reaction mechanism of metal organic precursors and the deposition parameters related with the ALD window are rarely known. Therefore, the main aim of this work is to demonstrate the ALD process for IST films with various precursors and the conformal filling of a nano size programming volume structure with the ALD?IST film for the integration. InSbTe (IST) thin films were deposited by ALD method with different precursors and deposition parameters and demonstrated conformal filling of the nano size programmable volume of cell structure for the integration of phase change random access memory (PRAM). The deposition rate and incubation time are 1.98 A/cycle and 25 cycle, respectively. The complete filling of nano size volume will be useful to fabricate the bottom contact type PRAM.

• 한국광학회지
• /
• 제18권5호
• /
• pp.351-361
• /
• 2007

마그네트론 스퍼터링 방법을 사용하여 광기록 매체인 GST 박막과 보호층인 $ZnS-SiO_2$ 박막 또는 $Al_2O_3$ 박막을 c-Si 기판위에 증착한 뒤 in-situ 타원계를 사용하여 상변화 광기록층인 GST 시료의 타원상수 온도의존성을 실시간으로 측정한 결과 $300^{\circ}C$ 이상의 온도에서 GST의 고온 타원상수는 가열 환경 및 보호층의 종류에 따라 큰 차이를 보여주었다. 가열 환경 및 보호층의 종류에 따라 GST의 고온 타원상수가 달라지는 원인인 $1{\sim}2$시간의 긴 승온시간을 줄이기 위해 Phase-change Random Access Memory(PRAM) 기록기를 사용하였고 수십 ns 이내의 짧은 시간 내에 순간적으로 GST 시료를 가열 및 냉각하였다. GST층이 손상되지 않고 결정화 및 고온 열처리가 되는 PRAM 기록기의 기록모드와 레이저출력 최적조건을 찾았으며 다층박막 구조에서 조사되는 레이저 에너지가 광기록층인 GST에 흡수되는 양과 이웃하는 층으로 전파되는 양을 열확산방정식으로 나타내고 이를 수치해석적으로 풀어 레이저출력과 GST 박막의 최고 온도와의 관계를 구하였다. 지름이 1um 정도인 레이저스폿을 대략 $0.7{\times}1.0mm^2$의 면적내에 촘촘히 기록한 다음 고온 열처리된 GST 시료의 분광타원데이터를 500 um의 빔 크기를 가지는 마이크로스폿 분광타원계를 사용하여 구하고 그 복소굴절률을 결정하였다. In-site 타원계를 사용할 때에 가열 환경 보호층 물질의 영향을 크게 받은 GST의 고온 복소굴절률은 PRAM 기록기를 사용하였을 때에는 가열환경이나 보호층의 종류에 무관하게 안정된 값을 보여주었다 Atomic Force Microscope(AFM)과 Scanning Electron Microscopy(SEM)을 통해 관찰한 GST 다층박막시료의 고온 열처리 전후 표면미시거칠기 변화도 PRAM 기록기를 사용할 때에는 in-situ 타원계를 사용할 때보다 1/10 정도의 크기를 보여주어 PRAM 기록기와 분광타원계를 사용하여 결정한 GST의 고온광학물성의 신뢰성을 확인하여 주었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제8권2호
• /
• pp.128-133
• /
• 2008

Phase-change random access memory (PRAM) chip cell phase of amorphous state is rapidly changed to crystal state above 160 Celsius degree within several seconds during Infrared (IR) reflow. Thus, on-board programming method is considered for PRAM chip programming. We demonstrated the functional 512Mb PRAM with 90nm technology using several novel core circuits, such as metal-2 line based global row decoding scheme, PN-diode cells based BL discharge (BLDIS) scheme, and PMOS switch based column decoding scheme. The reverse-state standby current of each PRAM cell is near 10 pA range. The total leak current of 512Mb PRAM chip in standby mode on discharging state can be more than 5 mA. Thus in the proposed BLDIS control, all bitlines (BLs) are in floating state in standby mode, then in active mode, the activated BLs are discharged to low level in the early timing of the active period by the short pulse BLDIS control timing operation. In the conventional sense amplifier, the simultaneous switching activation timing operation invokes the large coupling noise between the VSAREF node and the inner amplification nodes of the sense amplifiers. The coupling noise at VSAREF degrades the sensing voltage margin of the conventional sense amplifier. The merit of the proposed sense amplifier is almost removing the coupling noise at VSAREF from sharing with other sense amplifiers.