• 한국전자파학회논문지
• /
• 제20권3호
• /
• pp.264-272
• /
• 2009

본 논문에서는 다수의 MMIC 전력증폭기 칩과 박막 기판을 결합하여 MIC 모듈을 구성함으로써 Ka-대역 중심주파수에서 10 W의 출력 전력을 낼 수 있는 전력증폭기 모듈을 설계 및 제작하였다. 전력증폭기 모듈의 제작에는 밀리미터파 대역에 적합한 수정된 형태의 윌킨슨 전력분배기/합성기를 사용하였고, 모듈의 구성 과정에서 발생할 수 있는 손실을 줄이고 공진을 억제하기 위해 CBFGCPW-Microstrip 천이 구조를 활용하였다 전력증폭기 모듈은 총 7개의 MMIC 칩으로 구성되었으며 MMIC 칩을 펄스 모드로 동작시키기 위해 칩의 게이트에 펄스 전압을 인가하는 게이트 전압 제어기가 설계되고 적용되었다. 제작된 전력증폭기 모듈의 측정 결과 58 dB의 전력 이득과 39.6 dBm의 포화 출력 전력을 얻을 수 있었다.

• 센서학회지
• /
• 제5권3호
• /
• pp.9-16
• /
• 1996

본 논문에서는 고전압 임펄스전압 발생장치의 조작에 의하여 발생하는 과도전압을 측정할 수 있는 용량성분 압기를 실현하였다. 전장센서를 이용한 과도전압측정계는 고속응답의 평판형 전장센서와 광대역 전압버퍼로 구성되었으며, 사용된 전압버퍼(LH0033)의 입력임피던스는 $10^{12}{\Omega}$ 정도로 대단히 높다. 단위계단 응답특성을 파악하기 위하여 새로운 교정방법을 제안하고, 설치조건에 따른 분압비 오차를 검토하였으며, 분압비 오차를 0.5% 이내로 하기 위한 최적설치조건을 제시하였다. 교정실험으로부터 과도전압측정계의 응답시간은 약 15.78 ns이었으며, 주파수대역은 6.37 Hz에서 27.3MHz이다. 따라서 본 측정계로 과도과전압은 물론 상용주파수전압도 신호의 일그러짐 없이 측정이 가능하였다.

• 한국항행학회논문지
• /
• 제24권6호
• /
• pp.557-565
• /
• 2020

원자로의 출력신호를 감시하는 노외중성자속감시계통의 열화상태를 점검하기 위해서는 원자로에서 방출되는 중성자 펄스를 감지하여 처리하는 전자카드에서 주파수형태로 감지하여 전압으로 변환한 후 대수 형태의 직류전압 값을 얻는 방법을 이용한다. 실제로 원전에서 적용하는 방법으로서는 주파수 카운터와 flip-flop 조합으로 이 과정을 수행하거나, 또는 다이오드펌프와 캐패시터의 조합을 이용하는 방법을 쓰며, 아직도 이 방법이 일반적으로 쓰이고 있다. 이 방법들은 높은 주파수에서는 신뢰성이 높으나 낮은 주파수에는 오차가 크고 측정시간도 오래 걸린다는 문제점이 있다. 따라서 본 연구에서는 고출력대의 고주파수 범위뿐만 아니라 중위출력 범위 주파수대, 그리고 극히 저출력 범위에 속해 있는 취약주파수대인 0.21 Hz~2 kHz 범위의 낮은 주파수대에 이르는 광범위한 주파수를 대수직류전압으로 신뢰성 높게 변환시킬 수 있는 장치를 개발하였다. 개발된 선택회로의 신뢰성을 확인하기 위하여 원전에서 사용되는 실제의 데이터값을 적용하여 테스트하였으며, 그 결과를 분석하여 선택회로의 정당성을 입증하였다.

• 한국항해항만학회:학술대회논문집
• /
• 한국항해항만학회 2006년도 International Symposium on GPS/GNSS Vol.2
• /
• pp.385-390
• /
• 2006

This paper examines the sampling and jitter specifications and considerations for Global Navigation Satellite Systems (GNSS) software receivers. Software radio (SWR) technologies are being used in the implementation of communication receivers in general and GNSS receivers in particular. With the advent of new GPS signals, and a range of new Galileo and GLONASS signals soon becoming available, GNSS is an application where SWR and software-defined radio (SDR) are likely to have an impact. The sampling process is critical for SWR receivers, where it occurs as close to the antenna as possible. One way to achieve this is by BandPass Sampling (BPS), which is an undersampling technique that exploits aliasing to perform downconversion. BPS enables removal of the IF stage in the radio receiver. The sampling frequency is a very important factor since it influences both receiver performance and implementation efficiency. However, the design of BPS can result in degradation of Signal-to-Noise Ratio (SNR) due to the out-of-band noise being aliased. Important to the specification of both the ADC and its clocking Phase- Locked Loop (PLL) is jitter. Contributing to the system jitter are the aperture jitter of the sample-and-hold switch at the input of ADC and the sampling-clock jitter. Aperture jitter effects have usually been modeled as additive noise, based on a sinusoidal input signal, and limits the achievable Signal-to-Noise Ratio (SNR). Jitter in the sampled signal has several sources: phase noise in the Voltage-Controlled Oscillator (VCO) within the sampling PLL, jitter introduced by variations in the period of the frequency divider used in the sampling PLL and cross-talk from the lock line running parallel to signal lines. Jitter in the sampling process directly acts to degrade the noise floor and selectivity of receiver. Choosing an appropriate VCO for a SWR system is not as simple as finding one with right oscillator frequency. Similarly, it is important to specify the right jitter performance for the ADC. In this paper, the allowable sampling frequencies are calculated and analyzed for the multiple frequency BPS software radio GNSS receivers. The SNR degradation due to jitter in a BPSK system is calculated and required jitter standard deviation allowable for each GNSS band of interest is evaluated. Furthermore, in this paper we have investigated the sources of jitter and a basic jitter budget is calculated that could assist in the design of multiple frequency SWR GNSS receivers. We examine different ADCs and PLLs available in the market and compare known performance with the calculated budget. The results obtained are therefore directly applicable to SWR GNSS receiver design.

• 대한전자공학회논문지SD
• /
• 제42권11호
• /
• pp.9-16
• /
• 2005

이 논문에서는 다중 동작 주파수를 갖는 고성능 저전력 SoC에 사용 가능한 광대역 입출력 주파수를 지원하는 프로그램머블 PLL 기반의 클록킹 회로을 제안하였다. 제안된 클록 시스템은 이중 전하펌프를 이용 locking 시간을 감소시켰고, 광대역 주파영역에서 동작이 가능하도록 하였다. 칩의 저 전력 동작을 위해 동작 대기모드 시에 불필요한 PLL 회로를 지속적으로 동작시키지 않고 relocking 정보를 DAC를 통해 보존하고 불필요한 동작을 억제하였고, 대기모드에서 빠져나온 후 tracking ADC(Analog to Digital Converter)를 이용하여 빠른 relocking이 가능하도록 설계하였다. 또한 프로그램머블하게 출력 주파수를 선택하게 하는 구조를 선택하여 저 전력으로 최적화된 동작 주파수를 지원하기 위한 DFS(Dynamic frequency scaling) 동작이 가능하도록 클록 시스템을 설계하였다. 제안된 PLL 기반의 클록 시스템은 $0.35{\mu}m$ CMOS 공정으로 구현하였으며 2.3V의 공급전압에서 $0.85{\mu}sec\~1.3{\mu}sec$($24\~26$사이클)의 relocking 시간을 가지며, 파워다운 모드 적용 시 PLL의 파워소모는 라킹 모드에 비해 $95\%$이상 절감된다. 또한 제안된 PLL은 프로그래머블 주파수 분주기를 이용하여 다중 IP 시스템에서의 다양한 클록 도메인을 위해 $81MHz\~556MHz$의 넓은 동작 주파수를 갖는다.

• 한국항행학회논문지
• /
• 제15권1호
• /
• pp.97-103
• /
• 2011

본 논문은 비선형 위상 특성을 갖고 있는 CRLH 전송선로를 이용하여 이중대역 평형 믹서를 제안한 것이다. 이 메타 재질 구조의 믹서는 이중대역에서 낮은 LO 누설 전력과 높은 RF-LO 고립도를 갖고 있어, LO와 RF 경로에 추가적인 여파기가 필요하지 않는다. 이 평형 믹서는 이중대역에서 동작하는 발룬과 윌킨슨 분배기를 이용하여 구현하였으며, 이중대역 특성은 CRLH 전송선로의 비선형 위상 특성을 이용하였다. 제안한 메타 재질을 이용한 평형 믹서는 실험을 결과를 통해서 증명하였으며, 870 MHz와 1660 MHz의 주파수에서 동작하도록 제작하여, 870 MHz에서 15.2 dB, 1660 MHz에서 21.2 dB의 변환 손실을 얻었다.

• 한국항행학회논문지
• /
• 제21권1호
• /
• pp.66-71
• /
• 2017

본 논문은 입자 가속기에 이용되는 165 MHz, 5 kW 고전력 증폭기의 제작에 대한 내용을 서술하였다. 이 고전력 증폭기 구성은 주 증폭기를 구동할 수 있는 드라이브 증폭기 모듈, 16개의 600 W 클래스 AB 푸쉬풀 증폭기 모듈 그리고 이 모듈 출력을 분배 또는 결합하기 위해 집중소자 LC로 구현한 입출력의 윌킨슨 결합기로 구성되어 있다. 그리고 정상적인 출력과 부하에서 반사되는 전력을 감시하여 증폭기를 보호하기 위한 방향성 결합기가 구성되어있으며, 600 W 주 증폭기는 입력전원에 의해서 발생되는 열을 방출시키기 위해서 방열판 밑에 물을 통과시키는 관을 넣어 방열하는 워터 쿨링 방법을 사용하였다. 여기서 구현된 증폭기는 중심주파수 165 MHz에서 포화 전력레벨이 5.0 kW 출력레벨에서 62.5 %의 효율을 얻었다.

• 한국응용과학기술학회지
• /
• 제36권4호
• /
• pp.1410-1419
• /
• 2019

본 연구는 한냉지에서 실외기에 서리가 형성되지 않는 난방이 가능한 히트펌프를 개발하고자 한다. 그래서 실내에서 -25℃의 환경을 제공할 수 있는 항온기 및 실험챔버를 구성하였다. 실험장치 내에 설치된 히트펌프의 실외기 전면에 도달하는 공기의 특성을 파악할 필요가 있어 범용소프트웨어인 ANSYS CFX를 이용하여 유동해석을 하였다. 그 결과 시뮬레이션 조건(5.0~7.0 m/s)의 모든 영역에서 실외기 전방에 도달하는 공기의 유속이 자연상태와 다르게 분포함을 파악하였다. 따라서 실외기 전면에 일정한 공기 유속이 도달할 수 있도록 별도의 공기분배기를 추가 설치할 필요가 있다고 판단된다.

• 전자공학회논문지
• /
• 제51권5호
• /
• pp.99-105
• /
• 2014

위상 잡음과 위상고정 시간을 최소화하기 위해 최적화 된 대역폭을 변화 시키지 않고 기준 주파수 신호 스퍼를 줄일 수 있는 두 개의 대칭 루프를 가진 위상고정루프(PLL)를 설계 하였다. 기준 주파수 신호 스퍼를 감쇄시키는 원리는 PLL에 사용되는 전압제어발진기(VCO)의 입력전압을 안정화시키는 것이다. 이것을 위해 설계된 PLL은 종래 PLL과 다르게 2개의 출력을 갖는 위상주파수검출기(PFD), 2개의 루프필터, 2개의 입력전압을 갖는 VCO, 그리고 분주기로 구성되었다. $0.18{\mu}m$ CMOS 공정파라미터를 사용하여 동작원리를 시뮬레이션 한 결과 종래의 단일 루프 PLL과 비교할 때 스퍼 크기가 약 1/2로 감소된 것을 확인하였다. 또한 루프필터에 사용된 R과 C가 5% 오차를 갖고 있을 경우에도 스퍼 크기가 약 1/2로 감소된 것을 확인하였다. 사용된 공급전압은 1.8V이고 소비전력은 6.3mW이였다.

• 한국통신학회논문지
• /
• 제27권5C호
• /
• pp.506-511
• /
• 2002

본 논문에서는 널리 알려진 슬롯 라인-마이크로스트립 변환을 이용하여 Ka-band에서 동작하는 도파관 형태의 전력 결합기를 제안하였다. 입력이 구형 도파관이고 출력이 마이크로스트립인 전력 분배기는 구형 도파관-슬롯라인 변환, 슬롯라인-마이크로스트립 변환, 그리고, 임피던스 정합회로 등으로 구성되어 있다. 2-way 전력 결합기는 두개의 슬롯라인-마이크로스트립 변환을, 4-way는 2-way 전력 결합기 2개와 sloltline tee junction을 이용하여 개발되었다. 3차원 유한 요소법을 이용하여 제안된 구조를 수치 해석하여 최적의 특성이 나오도록 설계하였고, 손실이 작은 수정 기판을 사용하여 제작하였다. Back-to-back으로 연결된 전력 결합기를 측정한 결과, 공진 주파수를 제외하면, 2-way 전력 분배기는 25.7∼29.8 GHz에서 삽입손실은 1.0 dB 이하, 반사손실은 15 dB 이상이었고, 4-way의 경우는 26∼28.2GHz에서 삽입손실이 1.0 dB 이하, 반사손실이 15 dB 이상의 우수한 특성을 얻을 수 있었다.