• 한국정보과학회논문지:소프트웨어및응용
• /
• 제32권4호
• /
• pp.290-299
• /
• 2005

컴퓨터와 소프트웨어의 사용이 증가하면서, 프로그램 소스의 도용(표절)이 사회적인 문제로 부각되고 있다. 이런 문제를 해결하고자 프로그램의 문법 구조를 비교하여 표절을 찾아내는 방법론이 제안되었지만, 간단한 프로그램 수정에도 표절을 찾아내지 못하는 한계를 가지고 있다 이 연구에서는, 문법 구조적인 정보 뿐 아니라, 프로그램식 간의 수행시 의존 관계를 드러내는 그래프를 이용한 프로그램 표절 감지 시스템을 제안한다. 이 방법론은 문법 정보 뿐 아니라, 수행시 의존 관계까지 비교 대상에 을림으로써, 수행시 의콘 관계를 변화시키지 못하는 프로그램 수정에 대해서도 프로그램 표절을 판별할 수 있다. 또한, 이 연구에서는 표절 프로그램이란 무엇인가를 엄밀하게 정의하고 이 표절 프로그램의 정의와 연구에서 제안된 표:늰 감별 그래프와의 관계를 보였다. 즉, 두 프로그램이 표절이라는 것은 표절 감별 그래프가 일치한다는 긴과 필요 충분 관계가 있음을 증명하였다. 또한 제안된 표절 감별 방법론을 실제적인 프로그래밍 언어인 IML 에 대해서 구현하였다. 구현된 도구를 통해서 실제 표절된 프로그램들을 감별한 결과, 기존의 방법에서 찾기 어려운 프로그램 표절을 제안된 방법론이 다룰 수 있음을 확인하였다.

• 한국융합학회논문지
• /
• 제13권1호
• /
• pp.51-62
• /
• 2022

교통 혼잡을 해결하기 위한 AI 기반 속도 예측 연구는 활발하게 진행되고 있다. 하지만, 인공지능의 추론 과정을 설명하는 설명 가능한 AI의 중요성이 대두되고 있는 가운데 AI 기반 속도 예측의 결과를 해석하고 원인을 추리하는 연구는 미흡하였다. 따라서 본 논문에서는 '설명 가능 그래프 심층 인공신경망 (GNN)'을 고안하여 속도 예측뿐만 아니라, GNN 모델 입력값의 마스킹 기법에 기반하여 인근 도로 영향력을 정량적으로 분석함으로써 혼잡 등의 상황에 대한 추론 근거를 도출하였다. TOPIS 통행 속도 데이터를 활용하여 서울 시내 혼잡 도로를 기준으로 예측 및 분석 방법론을 적용한 후 영향력 높은 인근 도로의 속도를 가상으로 조절하는 시뮬레이션 통하여 혼잡 도로의 통행 속도가 개선됨을 확인하여 제안한 방법론의 타당성을 입증하였다. 이는 교통 네트워크에 제안한 방법론을 적용하고, 그 추론 결과에 기반한 특정 인근 도로를 제어하여 교통 흐름을 개선할 수 있다는 점에 의미가 있다.

• 한국컴퓨터정보학회논문지
• /
• 제17권8호
• /
• pp.61-69
• /
• 2012

BIRS는 자바 프로그램의 검증을 위해 사용되는 중간표현 언어이다. 바이트코드 형태의 자바 프로그램은 검증을 위해 BIRS 코드로 변환된다. 변환된 BIRS 형태의 프로그램을 검증하기 위해서는 BIRS 형태의 프로그램에 대한 검증조건을 생성해야 한다. 본 논문에서는 BIRS 코드에 대한 검증조건을 생성하는 방법을 제시한다. 검증조건 생성은 BIRS 코드에 대한 제어흐름그래프 구성, 제어흐름그래프에 대한 깊이우선 탐색을 통한 기본경로 추출, 기본경로에 대한 최약 전조건(weakest precondition) 계산법의 과정을 통해 이루어진다.

• 정보보호학회논문지
• /
• 제25권5호
• /
• pp.1021-1026
• /
• 2015

피싱 피해의 확대에 따라 정부 및 기관의 대응이 빨라지면서 피싱 공격은 더욱 발전하여 악성코드 및 취약점 활용에까지 이어지고 있다. 최근 마이크로 소프트의 패치가 발표될 때 마다 해당 취약점을 이용한 공격 기술이 공개되고 이를 악용하는 사례가 늘어나고 있다. 따라서 방어하는 입장에서도 패치를 분석하고 대응하기 위한 기술의 수요가 증가하였으며, 이로 인하여 다양한 패치 분석 방법론이 등장하였다. 하지만 이는 마이크로 소프트 제품에 맞춘 경우가 많으며 모바일 환경을 대상으로 이루어지지는 않았다. iOS와 같은 모바일 장치의 경우 운영체제를 구성하는 파일의 크기가 작고 개수가 많기 때문에 빠르게 비교해주는 기능이 필요하다. 따라서 본 연구는 기존의 연구에서 사용하던 Control Flow Graph나 Abstract Syntax Tree 방법이 아닌 기계어 코드에 최적화된 코드 필터링 방법을 이용한 패치 비교 방법론을 연구하여 안전한 모바일 환경을 구축하기 위한 기반을 마련하고자 한다.

• 대한수학회지
• /
• 제49권3호
• /
• pp.585-604
• /
• 2012

In this paper we consider the evolution of the rolling stone with a rotationally symmetric nonconvex compact initial surface ${\Sigma}_0$ under the Gauss curvature flow. Let $X:S^n{\times}[0,\;{\infty}){\rightarrow}\mathbb{R}^{n+1}$ be the embeddings of the sphere in $\mathbb{R}^{n+1}$ such that $\Sigma(t)=X(S^n,t)$ is the surface at time t and ${\Sigma}(0)={\Sigma}_0$. As a consequence the parabolic equation describing the motion of the hypersurface becomes degenerate on the interface separating the nonconvex part from the strictly convex side, since one of the curvature will be zero on the interface. By expressing the strictly convex part of the surface near the interface as a graph of a function $z=f(r,t)$ and the non-convex part of the surface near the interface as a graph of a function $z={\varphi}(r)$, we show that if at time $t=0$, $g=\frac{1}{n}f^{n-1}_{r}$ vanishes linearly at the interface, the $g(r,t)$ will become smooth up to the interface for long time before focusing.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 1999년도 춘계종합학술대회
• /
• pp.179-184
• /
• 1999

디지털 시스템을 설계하고 분석할 때, 번지버스와 데이터버스 및 각종 제어 신호들을 타이밍도로 표현하는 경우가 많다. 그러나 디지털 시스템의 동작이 타이밍도로 표현되는 경우, 그 표현이 복잡할 뿐 아니라 동작 분석이 용이하지 못하다. 본 연구에서는 시스템의 타이밍도를 확장된 마크흐름선도(EMFG; Extended Mark flow Graph)로 표현하는 방법을 제안하였다. 시스템의 동작이 EMFG로 표현되는 경우, 각종 신호들에 따라 변화하는 시스템의 상태가 도식적으로 표현되므로 시스템의 동작 분석이 용이해질 뿐 아니라 시스템의 설계에도 유용하게 이용 될 수 있다. 적용 예로 NEC사의 $\mu$PD70320 CPU의 메모리 읽기 사이클 및 MCM60256A의 메모리 동작을 EMFG로 표현하였다.

• 정보처리학회논문지D
• /
• 제12D권2호
• /
• pp.327-334
• /
• 2005

복잡한 구조의 웹사이트를 표현하기 위해 EMG(Extended Mark Flow Graph)를 이용한 웹사이트의 표현이 연구되고 있다. 대부분의 웹사이트들은 반복구조가 많이 나타나고, 이러한 웹사이트들을 EMFG로 표현하면 너무 복잡하여 때로는 웹사이트의 구조의 파악이 어려워지게 된다. 따라서 본 논문에서는 웹사이트를 EMG로 표현할 때 나타나는 반복구조를 직렬반복구조와 병렬반복구조로 분류하고, 이를 간략화하여 박스, 아크, 트랜지션의 수를 줄여 전체 웹사이트의 구조 및 웹페이지 간의 이동관계를 효율적으로 설계하고 관리할 수 있는 방법을 제시하고자 한다.

• 한국지역사회생활과학회지
• /
• 제28권2호
• /
• pp.191-201
• /
• 2017

This study compared and analyzed the structures of cooking recipes in order to identify the overall cooking method and develop an efficient method for analyzing cooking recipes. We present procedural texts using a flow graph, which can be referred to as a recipe tree, to represent cooking recipes and the database. A total of 110 kimchi jjigae recipes were identified and classified as 'portion', 'kinds of ingredients', and 'number of cooking deployment'. Recipes for two persons were the most common (43.6%), and 7-13 kinds of ingredients accounted for 50% of kimchi jjigae recipes. Kimchi presented the highest frequency at 78 cases, and pork showed the high frequency at 30 cases. To identify cooking deployment, step 6 was the highest, followed by step 5 (17.3%), step 7 (17.3%), step 4 (11.8%), and step 3 (9.1%). When analyzing the frequency of the relationship between ingredients and action in a recipe expression, Food (F) and Action by the chef (Ac) showed the highest rates at 11.29 and 12.30, respectively, in the cooking process. For frequencies of dependency relation expression in recipes, d-obj (direct object) was the highest at 13.56. The proposed method provides users more efficient and easier access to recipes suitable for their cooking skills.

• 융합신호처리학회논문지
• /
• 제8권1호
• /
• pp.73-77
• /
• 2007

본 논문에서는 적응 필터링 분야에서 널리 쓰이고 있는 재귀형 LMS 필터의 고속연산을 위해 Cyclo-static 스케줄러를 이용하여 VLSI구현에 적합한 구조를 제안한다. 이과정은 크게 스케줄 생성 단계와 회로도 생성 단계로 구성되는데, 스케줄 생성단계는 입력으로서 Fully Specified Flow Graph(FSFG)로 표현된 재귀 DSP 알고리듬을 취하여 입력의 샘플링속도, 프로세서의 수, 그리고 주어진 입력에 대한 출력의 지연에 있어 최적인 Cyclo-static 스케줄러를 생성하여 각 프로세서간의 연결선이 최소가 되도록 스케줄을 변환한다. 회로도 생성 단계에서는 이 변환된 스케줄러로부터 미리 정의된 두 가지 형태의 프로세서 구조를 이용하여 그것을 구성하고 있는 레지스터 및 멀티플렉서의 할당을 행하고 제어신호를 포함한 완전한 회로도를 생성한다, 이렇게 생성된 회로도는 기존의 실리콘 컴파일러를 이용하여 VLSI 레이아웃으로 용이하게 변환 될 수 있다.

• 한국정보통신학회논문지
• /
• 제10권2호
• /
• pp.228-234
• /
• 2006

본 논문은 주어진 재귀 DSP 알고리듬으로부터 최적멀티프로세서 스케줄러를 이용하여 완전한 회로도를 효과적으로 생성할 수 있는 체계적인 과정에 대하여 기술한다. 이과정은 크게 스케줄 생성 단계와 회로도 생성 단계로 구성된다. 스케줄 생성 단계는 입력으로서 Fully Specified Flow Graph(FSFG)로 표현된 재귀 DSP 알고리듬을 받아서 최적 멀티프로세서 스케줄러를 생성하며 회로도 생성 단계에서는 이 스케줄러로부터 제어신호를 포함한 완전한 회로도를 생성한다. 이 회로도는 실리콘 컴파일러를 이용하여 VLSI 레이아웃으로 용이하게 변환될 수 있다. 본 논문에서는 2차 Gray-Market Lattice 필터를 예로 사용하여 전체적인 구현과정을 보인다.