• 전자공학회논문지 IE
• /
• 제45권3호
• /
• pp.5-12
• /
• 2008

디지털 논리회로의 테스트 데이터와 전력소비를 단축시킬 수 있는 효율적인 테스트 방법을 제안한다. 제안 하는 테스트 방법은 테스트장비내의 테스트 데이터 저장 공간을 줄이는 하이브리드 run-length 인코딩 벙법에 기초하고, 수정된 Bus-invert 코딩 방법과 스캔 셀 설계를 제안하여, 스캔 동작시의 개선된 전력 단축효과를 가져온다. ISCAS'89 벤치마크 회로의 실험결과 고장 검출율의 저하 없이 평균 전력은 96.7%, 피크전력은 84%의 단축을 보이며 테스트 데이터는 기존 방법보다 78.2%의 압축을 갖는다.

• 전자공학회논문지CI
• /
• 제46권5호
• /
• pp.29-36
• /
• 2009

소프트웨어가 복잡할수록 소프트웨어의 테스트에 들어가는 비용과 시간이 점점 증가되고 있는 문제점이 존재한다. 이러한 문제를 해결하기 위해서는 테스트에 사용되는 테스트 케이스의 수를 줄이는 것이 중요하다. 특히 단위 테스트 케이스 수를 결정하는 것에는 교호강도의 수가 중요한데 교호강도 수는 소스에서 인자간의 조합에 의해 함수의 결과에 영향을 미치는 인자들의 수를 말한다. 본 논문에서는 프로그램 코드 상에서 인자의 사용 패턴을 분석하여 특정 패턴이 되면 교호 강도 수를 늘리고 최종적으로 교호 강도수를 결정할 수 있는 방법을 제시한다. 제안하는 방법의 효과를 커버리지 및 결함 발견 수의 항목으로 실험을 통해 증명한다.

• 터널과지하공간
• /
• 제11권3호
• /
• pp.257-269
• /
• 2001

지하 500 m의 화강암반내 단층지역에 위치한 지하 방사성폐기물 처분장의 구조거동을 이해하기 위하여 수치 해석을 수행하였다. 해석에는 2차원 해석코드인 UDEC을 사용하였다. 해석모델은 화강암반, 처분공내의 압축 벤토나이트로 둘러싸인 PWR 사용후 핵연료 처분용기 및 처분동굴내에 채워진 혼합 벤토나이트를 포함한다. 한 개의 단층이 처분동굴의 지붕과 벽이 만나는 지점을 33, 45, 및 $58^{\circ}$의 각도로 관통하는 세가지 다른 경우게 대한 구조거동을 비교, 분석하였다. 그리고 $45^{\circ}$단층의 경우에 대해서는 수리역학적, 열역학적, 및 열수리역학적 상호작용 거동을 해석하고 비교, 분석하였다. PWR 사용후 핵연료내의 방사성 물질로부터 나오는 시간의존 방사성 붕괴열에 의한 영향을 해석하였다. 지하수위는 지표면 아래 10 m로 가정하였고, 지하수해석은 정류 알고리즘을 사용하였다.

• 한국통신학회논문지
• /
• 제24권9A호
• /
• pp.1276-1284
• /
• 1999

본 논문에서는 실내 무선 통신로를 레일리 (Rayleigh) 페이딩 통신로와 라이시안 (Rician) 페이딩 통신로로 모델링한 다음, 페이딩 보상용 파일럿 심볼을 삽입한 Concatenated FEC 부호를 WATM에 적용하여 셀 비트 오율 (BER) 및 셀 손실 (CLP) 성능을 시뮬레이션을 통해 평가하였다. 또한 이를 통해 얻은 성능 평가 결과를 동일한 조건에서 컨벌루션 부호에 적용하여 얻은 성능 평가 결과와 비교하였다. 레일리 페이딩 통신로에서 음성 서비스의 최대 허용 BER ($\textrm{10}^{-3}$)을 기준으로 결과를 분석해 보면, 파일럿 심볼을 Concatenated FEC 부호에 삽입하는 경우가 컨벌루션 부호에 삽입하는 경우 보다 $E_b/N_o$면에서 약 4 dB의 성능 개선이 얻어짐을 알 수 있었다. 그리고 라이시안 페이딩 통신로에서 직접파 대 반사파 전력비를 나타내는 K 파라미터의 값이 6과 10인 경우, 음성 서비스의 최대 허용 BER을 기준으로 결과를 분석해 보면, 파일럿 심볼을 Concatenated FEC 부호에 삽입하는 경우가 $E_b/N_o$면에서 각각 4 dB와 2 dB의 성능 개선이 얻어짐을 알 수 있었다. 또한 K=6과 K=10인 라이시안 페이딩 통신로에서 CLP =$\textrm{10}^{-3}$을 기준으로 결과를 분석해 보면, 파일럿 심볼을 Concatenated FEC 부호에 삽입하는 경우가 $E_b/N_o$면에서 각각 3.5 dB와 1.5 dB의 성능 개선이 얻어짐을 알 수 있었다.

• 한국항공우주학회지
• /
• 제42권5호
• /
• pp.398-405
• /
• 2014

내장형 소프트웨어 기술이 항공 및 방위산업과 같은 안전-필수 시스템에 적용됨에 따라 보다 높은 소프트웨어의 신뢰성이 요구되고 있다. 그 중에서 소프트웨어의 무결성은 주로 정적 분석 도구를 이용해 검증이 이뤄지고 있으며 최근에 개발된 정적 분석 도구는 수학적인 분석 방법을 통해 코드의 무결성을 평가하고 있다. 본 연구에서는 정형 검증 도구인 Polyspace를 이용해 자동코드의 결함을 검출하고, 코딩규칙의 준수 여부를 검증하였다. 검증된 결과를 바탕으로 결함을 가진 제어법칙 모델을 수정하여 코드 생성 이전의 원천적인 결함을 제거 가능함을 확인하였고 FBW 헬리콥터 제어법칙 자동생성코드의 무결성을 확보 할 수 있었다.

• 전기전자학회논문지
• /
• 제25권2호
• /
• pp.399-407
• /
• 2021

본 논문에서는 계통망 사업자의 High Voltage Ride-Through(HVRT) 기능 요구조건을 만족하며, 정상상태에서의 손실을 최소화할 수 있는 Type 4 풍력발전기의 직류단 전압 설계 방법을 제안한다. 대용량 해상 풍력 발전에 사용되는 Type 4 풍력발전기는 전력 계통과 연계된 컨버터와 풍력 발전기와 연계된 컨버터가 직류단을 공유하는 Back-to-Back 컨버터 형태이다. Type 4 풍력발전기에서 HVRT 조건인 계통 고전압 사고가 발생한 경우 사고 전압 크기에 비해 직류단 전압이 부족하다면 과변조로 인해 계통측 컨버터의 전류 제어기가 원활하게 동작되지 못한다. 따라서 HVRT 기능을 만족하기 위해서는 고전압 사고의 전압 크기를 기준으로 직류단 전압을 설계해야 한다. 그러나 직류단 전압의 크기의 증가는 정상상태에서의 컨버터 손실 증가를 야기하므로, 직류단 전압을 크게 설계하였을 때 증가될 손실에 대한 고려가 포함되어야 한다. 본 논문에서는 사고 전압의 크기와 발생 손실이 고려된 직류단 전압을 설계하는 방법에 대해 설명하고, 제안하는 설계 방법의 타당성을 2MVA급 Type 4 풍력발전기의 PSCAD 모델 기반 HVRT 기능 시뮬레이션을 통해 확인하였다.

• 제어로봇시스템학회논문지
• /
• 제20권6호
• /
• pp.625-630
• /
• 2014

Asynchronous digital circuits working in military and space environments are often subject to the adverse effects of radiation faults. In this paper, we propose a new hardening technique against radiation faults. The considered digital system has the structure of DMR (Double Modular Redundancy), in which two sub-systems conduct the same work simultaneously. Based on the output feedback, the proposed scheme diagnoses occurrences of radiation faults and realizes immediate recovery to the normal behavior by overriding parts of memory bits of the faulty sub-system. As a case study, the proposed control scheme is applied to an asynchronous dual ring counter implemented in VHDL code.

• Journal of Information Processing Systems
• /
• 제6권2호
• /
• pp.235-252
• /
• 2010

Regression testing is a very costly process performed primarily as a software maintenance activity. It is the process of retesting the modified parts of the software and ensuring that no new errors have been introduced into previously tested source code due to these modifications. A regression test selection technique selects an appropriate number of test cases from a test suite that might expose a fault in the modified program. In this paper, we propose both a regression test selection and prioritization technique. We implemented our regression test selection technique and demonstrated in two case studies that our technique is effective regarding selecting and prioritizing test cases. The results show that our technique may significantly reduce the number of test cases and thus the cost and resources for performing regression testing on modified software.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 1993년도 한국자동제어학술회의논문집(국내학술편); Seoul National University, Seoul; 20-22 Oct. 1993
• /
• pp.953-958
• /
• 1993

We develop a neural network control algorithm for the ACS (Advanced Control System). The ACS is an extended version of the DCS (Distributed Control System) to which functions of fault detection and diagnosis and advanced control algorithms are added such as neural networks, fuzzy logics, and so on. In spite of its usefulness proven by computer simulations, the neural network control algorithm, as far as we know, has no tool which makes it applicable to process control. It is necessary that the neural network controller should be turned into the function code for its application to the ACS. So we develop a general method to implement the neural network control systems for the ACS. By simulations using the simulator for the boiler of 'Seoul fire power plant unit 4', the methodology proposed in this paper is validated to have the applicability to process control.

• 제어로봇시스템학회논문지
• /
• 제20권4호
• /
• pp.443-448
• /
• 2014

Soft errors in memory devices that caused by radiation are the main threat from a reliability point of view. This threat can be commonly overcome with the combination of SEC (Single-Error Correction) codes and scrubbing technique. The interleaving architecture can give memory devices the ability of tolerating these soft errors, especially against multiple-bit soft errors. And the interleaving distance plays a key role in building the tolerance against multiple-bit soft errors. This paper proposes a reliability model of an interleaved memory device which suffers from multiple-bit soft errors and are protected by a combination of SEC code and scrubbing. The proposed model shows how the interleaving distance works to improve the reliability and can be used to make a decision in determining optimal scrubbing technique to meet the demands in reliability.