• 한국정보통신학회논문지
• /
• 제9권3호
• /
• pp.547-554
• /
• 2005

최근 대부분의 전송기술이 이더넷으로 통일되는 경향에 힘입어, 예전에 비하여 이더넷은 대단한 주목을 받고 있다. 본 연구에서는 최적의 MAC 코어 설계에 대해 연구하였는데, 이는 상위 계층 인터페이스, 전송엔진, 플로우 컨트롤 블록, 수신엔진, 정합 부계층, 초기설정 블록, 상태전송 블록, XCMII 인터페이스 블록으로 구성된다. 하드웨어 설계를 위해 10Gbps 이더넷 Data Link 계층의 MAC 코어를 C언어로 성능평가를 실시하여 내부 GIFO와 파라미터 초기값을 도출하였다 내부 FIFO는 $95\%$의 트래픽이 발생시 512 크기로 사용 가능하고, $97\%$의 트래픽이 발생시에는 1024 크기가 적합하였다. 성능결과를 토대로, VHDL 언어로 설계하여 검증하였다. 설계된 MAC 코어는 64비트의 데이터를 처리하고 168.549MHz를 지원하여 전송효율이 최대 10.78Gbps까지 지원하므로, 10Gbps 이더넷의 스위칭 장비의 인터페이스 모듈로 응용이 가능하다.

• 대한전자공학회논문지SD
• /
• 제37권9호
• /
• pp.47-54
• /
• 2000

713p 비동기 로직 회로 설계를 위한 라이브러리와 heterogeneous 시스템을 위한 인터페이스 회로를 0.25um CMOS 기술을 사용하여 설계하였다. 그리고 heterogeneous 시스템에는 1.6GHz로 동작을 하는 고속 비동기 FIFO 회로를 사용하였다. 또한 Tip-down ASIC 설계를 지원하기 위하여 비동기 기본 셀 레이아웃과 Verilog 모델들을 설계하였다. 본 논문에서는 클럭 skew에 관하여 병목현상을 줄일 수 있는 방법을 제사하였으며 클럭 제어 회로를 사용하여 동기식 회로에서 자주 발생하는 에러를 줄을 수 가 있다. 이와 같이 클럭 제어 회로와 FIFO (First-In First-Out)를 사용하여 다른 주파수로 동작하는 두개의 모듈간의 고속의 데이터 전송을 가능하게 하였으며, 32비트 인터페이스 칩의 코어 사이즈는 $1.1mm{\times}1.1mm$이다.

• 한국정보통신학회논문지
• /
• 제13권7호
• /
• pp.1363-1370
• /
• 2009

본 논문은 자동차용 임베디드 시스템에 탑재되는 운영체제의 실시간 스케줄링 알고리즘에 대해서 개선된 알고리즘을 제안한다. 기존 OSEK OS의 스케줄링 알고리즘에서 큰 차이를 보이는 부분은 16개의 우선순위 대기 큐를 4개의 우선순위 대기 큐로 줄였다. 그리고 대기 큐에서 FIFO 알고리즘을 사용하지만 제안하는 스케줄링 알고리즘은 EDF 알고리즘을 사용하여 실시간성을 좀 더 높였다. 제안한 스케줄링 알고리즘에 대해서 간단한 실험을 수행하였다. 실험 결과 FIFO 알고리즘을 사용한 기존 OSEK OS의 경우 평균 26.29ms이고, 제안한EDF 알고리즘을 사용한 경우 평균 26.13ms로 제안한 EDF 알고리즘을 사용한 경우가 0.16ms 정도 빠름을 알 수 있다. FIFO 알고리즘을 사용한 기존 OSEK OS의 스케줄링 알고리즘 보다 제안하는 EDF 스케줄링 알고리즘을 사용한 스케줄링 알고리즘이 우수함을 알 수 있다.

• 한국항행학회논문지
• /
• 제15권3호
• /
• pp.456-461
• /
• 2011

본 논문에서 선박의 자재 선입/선출의 관리를 위한 RFID Shelf 시스템의 설계 및 구현을 제안하고자 한다. 제안하는 시스템은 기존의 RFID를 활용한 선박의 자재 선입/선출시 문제가 되는 비용 및 데이터 유효성의 문제 해결을 위해 Shelf당 하나의 RFID Reader에 단일 안테나의 사용으로 비용 문제를 해결하고, 선박과 같은 철 구조물에서의 Radio wave(RFID)사용 시 발생하는 데이터의 유효성을 검증한다. 또한 RFID Shelf 시스템에서 취합된 자재 선입/선출의 정보는 선박정보 시스템 설계하기 위한 목적을 가지고 있다. 제안된 RFID Shelf 시스템을 통해 선박내 자재를 체계적으로 관리하고 효율적인 업무 처리를 실현하는 효과를 기대할 수 있다.

• 대한전자공학회논문지TC
• /
• 제39권7호
• /
• pp.22-29
• /
• 2002

ATM Forum에서 best-effort 트래픽을 서비스하기 위해서 GFR(Gauranteed Frame Rate) 서비스 클래스를 제안했다. GFR 서비스는 VC에 최소 셀 전송율을 제공하고 남은 잉여대역을 연결된 VC에 공평히 할당하도록 설계되었다. 본 논문에서는 FIFO 기반의 버퍼관리 알고리즘을 제안한다. 제안한 버퍼관리 알고리즘은 GFR VC의 최소 셀 전송율을 보장할 수 있으며, 높은 공평성을 제공할 수 있다. 컴퓨터 시뮬레이션 결과를 통해 제안된 알고리즘이 네트워크 수율을 높이며 GFR의 QoS(Quality of Service)를 충족함을 보였다.

• 한국산업정보학회논문지
• /
• 제10권1호
• /
• pp.49-57
• /
• 2005

ATM 포럼은 ATM 네트워크에서 TCP 트래픽에게 MCR을 보장하고, 여분의 대역폭을 공정하게 공유할 수 있도록 GFR 서비스를 정의하였다 GFR 스위치 구현 방법은 F-GCRA 알고리즘과 프레임 전달 메커니즘으로 이루어진다. F-GCRA 알고리즘은 MCR 보장에 적합한 프레임을 분류한다. 프레임 전달 메커니즘은 F-GCRA의 분류 정보에 따라 프레임 단위로 셀을 저장하고, 스케줄링 기법에 따라 출력 단자로 저장된 셀을 전달한다 전역 임계값을 갖는 공유 버퍼로 이루어진 단순 GFR 메커니즘은 단순한 구조로 인해 구현이 용이 하지만, MCR를 보장하는데 충분치 않다고 알려져 있다 본 논문은 단순 GFR 메커니즘을 갖는 ATM 스위치에서 TCP 트래픽을 위한 GFR 서비스 성능을 평가한다.

• 한국인터넷방송통신학회논문지
• /
• 제15권6호
• /
• pp.141-146
• /
• 2015

다양하게 복합된 소리 및 음성신호를 FPGA의 마이크로 입력받아서 신호를 분류하고 분석하여 이상 신호를 감지할 수 있는 많은 시스템이 있으나, 효율적이며 효과적으로 이상 신호를 감지하는 시스템을 구현하는데 있어서는 많은 문제점들을 가지고 있다. 따라서 이 문제를 해결하고 감지율을 높이기 위하여 본 연구에서 제안된 방법에서는 소리 신호가 입력되는 마이크 센서를 사용하여 FIFO(First-in First-out) 구조에 적용하고, 통계학적으로 분산과 변동계수를 적용한 알고리즘을 기반으로 이상 신호를 효과적으로 분류하고, 효율적으로 감지 여부를 출력하는 시스템을 제안하고 구현하였다. 제안된 알고리즘을 적용한 시스템을 통하여 100회 이상의 실험을 반복한 결과 96.3%의 감지율을 보였다.

• 정보통신설비학회논문지
• /
• 제10권1호
• /
• pp.14-26
• /
• 2011

광 가입자용 송신 장치는 가입자 접속부의 ATM(Asynchronous Transfer Mode) 계층으로부터 ATM 셀을 비동기적인 방법으로 FIFO(First In, First Out)를 통해 수신하여 Idle/Unasigned 셀의 삽입, 셀에 대한 HEC(Header Error Correction) 계산, 그리고 셀 페이로드에 대한 스크램블링을 통해 VC4 신호 페이로드에 사상한다. 이때 VC4 POH(Path Over Head)상의 H4 바이트에 의해 셀의 시작점을 지시하고 동시에 POH 오버헤드에 대한 생성, 삽입을 통해 VC4 신호를 형성한다. 이 신호는 AU4 포인터 생성부에서 VC4의 시작점 J1을 생성하여 AUG버스를 통해 STM-1 신호 생성 부에서 프레임 형태로 출력된 후 155Mbps 속도로 광 신호로 변환되어 송신된다.

• 한국컴퓨터정보학회논문지
• /
• 제25권3호
• /
• pp.11-17
• /
• 2020

본 논문은 캐시 시뮬레이션을 통해 각 교체 알고리즘의 캐시 히트(Cache Hit) 및 검색시간을 측정함으로써 캐시 교체 정책에 대한 실용적인 결과를 제시한다. 프로세서의 성능이 향상되면서 캐시 메모리 또한 성능을 향상하기 위한 많은 연구가 활발히 진행되고 있다. 캐시 메모리는 일반적으로 LRU(Least Recently Used) 교체방식을 사용하고 있으며 LRU 방식 이외에도 대표적으로 FIFO(First-In First-Out), LFU(Least Frequently Used) 및 Random 교체방식이 있다. 논문에서는 캐시 메모리 구조 및 교체 알고리즘을 소프트웨어로 구현하여 각 기법의 특징을 분석한다. 논문의 실험결과 LRU 알고리즘이 균등 분포에서 36.044%, 577.936ns, 편향 분포에서 45.636%, 504.692ns의 히트율(Hit ratio)과 검색시간을 보였으며, FIFO 알고리즘은 균등 분포에서 36.078%, 554.772ns, 편향 분포에서 45.662%, 489.574ns로 LRU와 유사한 성능을 보였다. Random 교체방식은 균등 분포에서 30.042%, 622.866ns, 편향 분포에서 36.36%, 553.878%로 가장 낮은 성능을 보였다. 이는 캐시 메모리에서 일반적으로 사용되는 LRU 교체방식이 타 교체 알고리즘보다 최선의 성능을 보이면서도 데이터의 참조 정보를 고려하는 합리적인 알고리즘임을 나타내는 것이다.

• 대한전자공학회논문지TC
• /
• 제39권1호
• /
• pp.34-41
• /
• 2002

기존의 IS-95 시스템에서는 다중경로 신호의 컴바이닝을 위해 레이크 수신기의 각 핑거에 시간 정렬 버퍼(time-deskew buffer or FIFO)를 사용하였다. IS-95 시스템의 경우, 단일 반송파를 사용하여 핑거의 수가 작고 확산 이득도 크기 때문에, 버퍼의 수와 크기가 작아서 기존 방식으로 설계해도 크게 문제가 되지않았다. 그러나, cdma2000 시스템에서는 고속의 데이터를 다중 반송파에 분할하여 보내고 확산 이득도 매우 작기 때문에, FIFO의 수와 크기는 매우 커지고 버퍼의 하드웨어 복잡도가 증가하여 설계의 큰 걸림돌이 된다. 따라서, 본 논문에서는 cdma2000 시스템용 레이크 수신기에서 FIFO의 수를 줄이기 위해, 심볼 정렬과 컴바이닝을 동시에 수행할 수 있는 새로운 심볼 정렬 및 컴바이닝 기법을 제안하고자 한다. 레이크 수신기당 3개의 핑거를 사용하는 경우, 제안된 방식은 기존 방식 보다 버퍼의 하드웨어 복잡도를 약 60% 이상 줄일 수 있고, 4개의 핑거를 사용하는 경우에는 약 70%이상을 줄일 수 있다. 더욱이, 제안된 알고리듬은 핑거의 수에 상관없이 복조하고자 하는 채널당 1개의 FIFO 레지스터를 사용하기 때문에, 성능향상을 위해 많은 수의 핑거를 사용하는 시스템에도 매우 효율적이다.