• Journal of Electrical Engineering and information Science
• /
• 제1권1호
• /
• pp.118-128
• /
• 1996

In safety critical hard real-time systems, a timing fault may yield catastrophic results. In order to eliminate the timing faults from the fast responsive real-time control systems, it is necessary to schedule a code based on high precision timing analysis. Further, the schedulability enhancement by having multiple processors is of wide spread interest. However, although an instruction level parallel processing is quite effective to improve the schedulability of such a system, none of the real-time applications employ instruction level parallel scheduling techniques because most of the real-time scheduling models have not been designed for fine-grain execution. In this paper, we present a timing constraint model specifying high precision timing constraints, and a practical approach for constructing static schedules for a VLIW execution model. The new model and analysis can guarantee timing accuracy to within a single machine clock cycle.

• Journal of Computing Science and Engineering
• /
• 제3권4호
• /
• pp.195-215
• /
• 2009

Worst-case execution time (WCET) analysis is critical for hard real-time systems to ensure that different tasks can meet their respective deadlines. While significant progress has been made for WCET analysis of instruction caches, the data cache timing analysis, especially for set-associative data caches, is rather limited. This paper proposes an approach to safely and tightly bounding data cache performance by computing the worst-case stack distance of data cache accesses. Our approach can not only be applied to direct-mapped caches, but also be used for set-associative or even fully-associative caches without increasing the complexity of analysis. Moreover, the proposed approach can statically categorize worst-case data cache misses into cold, conflict, and capacity misses, which can provide useful insights for designers to enhance the worst-case data cache performance. Our evaluation shows that the proposed data cache timing analysis technique can safely and accurately estimate the worst-case data cache performance, and the overestimation as compared to the observed worst-case data cache misses is within 1% on average.

• 한국인터넷방송통신학회논문지
• /
• 제15권6호
• /
• pp.71-77
• /
• 2015

다중 모터를 효과적으로 제어하기 위하여 신호 측정 및 제어 알고리즘 수행 관련 스케쥴링 방법을 제안하고 제어 성능을 검토한다. 차량 내 전자제어시스템과 연계되어 동작하는 다중 모터 제어기는 CAN(Controller Area Network) 통신을 통하여 위치/속도 지령 값을 전달 받고 각 모터에 대한 위치/속도 제어, 전류 제어 등을 수행한다. 하나의 마이크로컨트롤러를 이용하여 다수 대 모터를 효과적으로 제어하기 위하여 내부 자원과 알고리즘 수행에 대한 적절한 스케쥴링이 중요하다. ADC(Analog to Digital Converter) 타이밍과 제어 알고리즘 수행 타이밍을 다양하게 변화시키며 실제 실험을 통하여 다중 모터 제어기의 성능을 분석한다.

• 한국자동차공학회논문집
• /
• 제10권5호
• /
• pp.114-120
• /
• 2002

In a distributed real-time control system, it is essential to confirm the timing behavior of all tasks because these tasks of each real-time controller have to finish their processes within the specified time intervals called a deadline. In order to satisfy this objective, the timing analysis of a distributed real-time system such as shcedulability test must be performed during the system design phase. In this study, a simple application of CAN fur a vehicle body network system is formulated to apply to a holistic scheduling analysis, and the worst-case execution time (WCET) and the worst-case end-to-end response time (WCRT) are evaluated in the point of holistic system view.

• International Journal of Automotive Technology
• /
• 제5권4호
• /
• pp.269-276
• /
• 2004

There has been considerable activity in recent years in developing timing analysis algorithms for distributed real-time control systems. However, it is difficult for control engineers to analyze the timing behavior of distributed real-time control systems because the algorithms was developed in a software engineer's position and the calculation of the algorithm is very complex. Therefore, there is a need to develop a timing analysis tool, which can handle the calculation complexity of the timing analysis algorithms in order to help control engineers easily analyze or develop the distributed real-time control systems. In this paper, an interactive timing analysis tool, called RAT (Response-time Analysis Tool), is introduced. RAT can perform the schedulability analysis for development of distributed real-time control systems. The schedulability analysis can verify whether all real-time tasks and messages in a system will be completed by their deadlines in the system design phase. Furthermore, from the viewpoint of end-to-end scheduling, RAT can perform the schedulability analysis for series of tasks and messages in a precedence relationship.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제11권1호
• /
• pp.15-25
• /
• 2005

내장형 시스템에서 응용 프로그램을 구동시킬 때는 일련의 태스크들의 집합을 수행하여야 한다. 이러한 태스크들은 특정 하드웨어로 구현 될 수도 있고, 특정 프로세서에서 구동되는 소프트웨어로 구현될 수도 있다. 내장형 시스템에서 응용 프로그램을 구동시키기 위하여 하드웨어/소프트웨어의 자원 선택 및 작업 분할이 필요하게 되고 이때 하드웨어 및 소프트웨어의 성능 예측이 이용된다. 하드웨어 성능 예측과 달리 소프트웨어 성능 예측은 구동 환경과 밀접한 관계가 있으며, 하드웨어 소프트웨어 통합 설계를 위하여 최적 및 최악의 수행 시간 경계를 예측하는 것은 중요한 문제이다. 수행 시간 경계의 엄격한 예측은 저 비용의 프로세서를 사용할 수 있게 하며, 시스템 비용을 낮추는데 도움을 준다. 본 논문에서는 ARM용 내장형 시스템을 고려하여, loop문의 반복 횟수 경계 값과 프로그램의 추가적인 경로 호출 정보를 이용하여, 수행 시간의 경계를 최대한 실제 값에 접근하도록 예측하는 도구를 개발하였다. 개발된 도구는 현재 i960과 m68k 아키텍처를 지원하는 "Cinderella"라는 시간 분석 도구를 기본 도구로 활용하고 있다. ARM 프로세서를 지원하기 위하여 제어흐름과 디버깅 정보를 추출할 수 있는 ARM ELF 목적 파일 모듈을 추가하고, ARM 명령어 집합을 처리할 수 있는 모듈을 기존 도구에 추가하였다. 여러 가지 벤치마크 프로그램을 대상으로 실시한 실험 결과, 임의의 입력 데이타를 이용하고 수행 횟수를 고려한 ARMulator의 수행 시간이 구현된 도구에서의 정적인 수행 시간 예측 경계 값으로 들어오는 것을 확인할 수 있었다.

• 한국컴퓨터정보학회논문지
• /
• 제15권4호
• /
• pp.37-45
• /
• 2010

시간적 정확성을 필요로 하는 시스템은 신뢰성을 위하여 실행시간에 관한 정확한 설계와 검증이 필요하다. 따라서 실행시간의 분석을 위한 개발 지원 도구가 필요하고 이를 위한 많은 연구가 진행되고 있다. 이러한 개발 지원 도구의 분석 방법은 정적 분석 방법과 측정 기반 분석 방법의 두 가지로 구분된다. 먼저 정적 분석은 짧은 시간에 분석이 가능하지만, 다양한 하드웨어의 존재로 인해 I/O 정보 예측이 어려워 분석 결과의 신뢰성이 떨어진다. 두 번째로 측정 기반 분석은 실제 결과에 근접한 분석이 가능하지만, 사용하기 어렵고 분석에 걸리는 시간이 길다. 이러한 분석 방법의 문제를 해결하기 위하여 본 논문에서는 정적 분석 과정에 소프트웨어 감시 방안을 적용한 방법을 제안한다. 제안하는 분석 방안은 정적 분석을 통해 감시가 필요한 대상을 자동으로 결정하고 감시 결과를 통해 과대 예측을 줄일 수 있다. 따라서 감시에 대한 어려움과 시간의 부하를 줄이고 정적 분석의 가장 큰 문제점인 신뢰성을 향상시킬 수 있다.

• 한국인터넷방송통신학회논문지
• /
• 제18권6호
• /
• pp.139-143
• /
• 2018

오픈 소스 하드웨어 기반의 아두이노는 많은 IoT 디바이스로 사용되고 있으며 IoT 디바이스들은 다양한 입출력을 위한 멀티태스킹을 필요로 한다. 아두이노 기반의 멀티태스킹을 위해 많이 사용되는 몇 가지 방법 중 세 가지 방법인 millis()를 사용한 타이밍 호출 방법, SimpleTimer 라이브러리 사용 방법, Timer 라이브러리 사용 방법을 비교 분석한다. 각 방법의 측정과 시간지연으로 발생되는 실행 오류를 측정하기 위해 두 가지 상황을 생성하여 분석한다. 첫 번째 상황은 일정한 크기의 임의 작업을 10개 생성하여 각 방법의 시간지연을 측정하고 두 번째 상황은 일정하지 않는 크기의 임의 작업을 10개 생성하여 Timer 라이브러리의 시간지연으로 발생되는 실행 오류를 비교 분석하였다. 첫 번째 상황에서 millis() 타이밍 호출 방법과 Simple Timer 라이브러리 사용 방법은 비슷한 시간지연이 발생하였고 Timer 라리브러리 사용 방법은 더 많은 시간지연이 발생하였다. 두 번째 상황에서는 크기가 작은 작업들이 시간지연으로 정확한 타이밍에 콜백되지 않는 실행 오류가 발생되었다.

• 정보처리학회논문지D
• /
• 제13D권3호
• /
• pp.399-404
• /
• 2006

실시간 시스템은 소형 임베디드 시스템부터 대형 분산 시스템까지 다양한 시스템에서 사용되고 있다. 이러한 실시간 시스템은 시간적 정확성을 갖기 때문에 프로그램을 개발할 때 시간적 특성을 지키기 위한 노력이 필요하다. 실시간 시스템에 대한 연구 결과로서 제안된 TMO 모델은 실시간 개념에 따른 다양한 시간 처리 기능을 지원하고, 개발자가 정의한 응답시간을 보장한다. 따라서 개발자는 응답시간을 정의하고, 그 정확성을 확인하기 위한 기준점이 필요하다. 이를 위해 TMO 정적 분석 도구의 기반 구조로서 개선된 PS-Block을 설계하였다. 기존의 PS-Block은 블록을 중복 생성하는 구성 정책으로 부하가 생기는 문제점이 발생한다. 이에 본 논문에서는 블록의 중복으로 인한 부하문제를 개선하고, 탐색을 위한 베이스 클래스를 정의하여 PS-Block Timing Model을 구현하였다. 개선된 PS-Block 구조를 사용한 PS-Block Timing Model은 프로그램을 PS-Block 구성 정책에 따라 실행시간을 분석할 수 있는 기반을 제공하고 시간 정보 결정의 기준을 제공한다. 이를 통해 실시간 메소드의 적시성을 쉽게 확인하여 신뢰성을 향상시키고, 개발 기간을 단축할 수 있다.

• 한국인터넷방송통신학회논문지
• /
• 제18권6호
• /
• pp.133-137
• /
• 2018

아두이노는 소형 마이컴으로 다양한 산업에 사용되고 있으며 특히, 오픈소스 하드웨어 IoT 디바이스로 널리 사용되고 있다. 아두이노의 멀티태스킹 방식은 크게 수퍼루프 타이밍과 RTOS 쓰레드 방식으로 나뉘며 수퍼루프 타이밍 방식은 구현이 단순하고 이해하기 쉽다는 장점이 있지만 하나의 작업이 길어지면 다음 작업의 실행에 영향을 줄 수 있다는 단점을 가진다. 또 RTOS 쓰레드 방식은 다른 작업시간에 영향을 받지 않고 실행할 수 있다는 장점을 갖지만 소형 마이컴인 아두이노는 쓰레드의 개수가 늘어나면 쓰레드의 컨텍스트 스위칭타임으로 수퍼루프 타이밍 방식에는 없는 부가 시간이 발생하는 단점이 있다. 본 논문은 이와 같은 서로 다른 특징들을 분석하기 위하여 아두이노 우노 R3와 FreeRTOS를 사용하였으며 실험을 위한 태스크는 빌트인 LED 포트에 8000번의 디지털 신호를 보내도록 작성하였다. 같은 크기의 태스크를 두 방식으로 실행하면 수퍼루프 방식이 FreeRTOS 멀티태스킹 보다 3ms 빠른 실행을 보인다. 여러 개의 태스크를 동시에 실행하면 수퍼루프 방식의 태스크는 순차 실행으로 첫 태스크와 마지막 태스크의 실행시간 차가 크게 나타나며 FreeRTOS 방식은 모두 중첩되어 동시에 실행 가능하지만 30ms 정도의 컨텍스트 스위칭타임의 실행 시간지연이 발생한다.