• 대한전기학회논문지:전기물성ㆍ응용부문C
• /
• 제54권8호
• /
• pp.350-354
• /
• 2005

This paper proposes a new method for delay time calculation in RLC interconnects. This method is simple, but precise. The proposed method can calculate delay time of RLC interconnects by simple numerical formula calculation without complex moment calculation using reduced model in RLC interconnects. The results using the proposed method for RLC circuits show that average relative error is within $10\%$ in comparison with HSPICE simulation results.

• 전기의세계
• /
• 제16권1호
• /
• pp.14-18
• /
• 1967

To analyze th frequency modulation system the characteristic equation of the F-M system, i.e., Mathieu's equation, is derived from the equivalent circuits of direct modulation system. The analysis of F-M equation is undertaken by the Yonsei 101 Analog Computer. And the computer solution is compared with the theoretical solution. It is concluded that not only the frequency but also the amplitude of the carrier wave are changed by varying the modulation index and the system becomes unstable if the modulation index is increased near to unity.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2000년도 추계학술대회 논문집 학회본부 B
• /
• pp.345-347
• /
• 2000

This paper proses a soft-switching current-source inverter with a switched-capacitor module. The system operation was analyzed by a theoretical approach with equivalent circuits and verified by a computer simulation and experiment. The proposed system could be effectively applied for the power converter of photovoltaic power generation interconnected with the power system.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1993년도 하계학술대회 논문집 B
• /
• pp.794-796
• /
• 1993

This paper deals with the characteristic analysis of noise filter for the reduction of conduction noise, especially, common-mode noise. Attenuation in the system containing noise filter is analyzed and equivalent circuits for common- and differential- mode noise are derived. To clarify the effects by parasitic components of the inductor and capacitor, digital simulations using Design Center are carried out.

• 한국통신학회논문지
• /
• 제28권11A호
• /
• pp.936-944
• /
• 2003

본 논문에서는 FPGA (Field Programmable Gate Array)에 사용될 수 있는 AND/XOR기반의 기술적인 매핑 기법이 제안되었다. FPGA에서는 프로그램 블록들의 숫자가 정해져 있기 때문에 적절한 수의 입력을 가진 블록으로 회로를 나눌 수 있으면 효과적인 구현이 가능하다. Davio Expansion에 기반한 제안된 기법은 Davio Expansion 자체가 AND/XOR의 성질을 가지고 있기 때문에 XOR를 많이 포함하고 있는 에러 검출/수정, 데이터 암호/해독, 산술 회로 등을 구현하기 매우 용이하다. 본 논문에서는 제안된 기법을 이용할 때 구현되는 면적뿐만 아니라 속도도 현저히 저하될 수 있음을 MCNC 벤치마크를 이용하여 증명하였다. 면적이 줄어듦을 보이기 위하여 CLB (Configurable Logic Block) 숫자와 총 게이트 숫자가 이용되었다. CLB 숫자는 67.6 % (속도로 최적화 된 결과)와 57.7 % (면적으로 최적화 된 결과) 만큼 감소되었고 총 게이트 숫자는 65.5 %만금 감소되었다. 속도관련 결과를 확인하기 위해 사용된 최대 Path Delay는 현재 사용되고 있는 방법들에 비해 56.7 %만큼 감소되었고 최대 Net Delay는 80.5% 만큼 감소되었다.

• 한국전자파학회논문지
• /
• 제11권7호
• /
• pp.1240-1246
• /
• 2000

본 논문에서는 유한차분 시간영역 방법을 적용하여 단일 계단형 마이크로스트립 기판 불연속 구조를 해석하였으며, 이 결과를 사용하여 LC 등가회로를 구성하였다. 본 논문에서 제안된 구조는 마이크로스트립 선로의 길이 방향으로 계단형 기판 불연속을 가지며, 패치 안테나의 급전선, 회로 모듈간 연결 등에 적용될 수 있다. FDTD 해석결과는 HFSS를 이용하여 얻어진 결과와 비교하여 잘 일치함을 보였다. 개발된 등가회로는 S11과 S21 모두 2.4% 이내의 정확도를 가지며, 마이크로파 회로의 CAD 설계에 응용될 수 있다.

• 지능정보연구
• /
• 제12권1호
• /
• pp.107-123
• /
• 2006

이 논문은 정규문법과 동등한 의미를 가지는 일반적인 이진 이차 재귀 신경망(Generalized Binary Second-order Recurrent Neural Networks: GBSRNN)의 구조 및 학습 방법을 제안하며 이를 이용하여 정규언어를 인식하는 어휘분석기 구현을 소개한다. GSBRNN는 성분들의 이진값 표현으로 정규문법과 동치인 모든 표현에 대하여 하드웨어로 표현할 수 있는 방법을 제공하며 정규 문법과의 구조적 관련성을 보여준다. 정규문법에서 심볼들의 개수 m, 비단말 심볼의 개수 p, 단말 심볼의 개수 q, k인 문자열이 입력된다고 할 때, GBSRNN의 크기는 $O(m(p+q)^2)$ 이고 병렬처리 시간은 O(k)이며 순차처리 시간은 $O(k(p+q)^2)$이다.

• 한국정보통신학회논문지
• /
• 제3권2호
• /
• pp.255-265
• /
• 1999

최근 정보통신 기술의 발달로 통신 시스템의 디지털화, 고속화, 소형 경량화 요구에 따라 통신기기 회로의 설계는 수동소자와 능동소자의 복합 형태를 나타내고 있으며, 정보 통신 기기에서 디지털 신호의 전송속도가 높아짐에 따라 선로의 종류와 특성에 따라 발생하는 누화(Crosstalk)와 상호 결합 등의 문제로 인하여 데이터의 손실 및 왜곡이 발생한다. 이런 문제점을 해석하기 위해서는 전송 선로를 등가적인 회로로 표현하는 것이 필요하며 중요하다. 본 논문에서는 전송 선로의 등가 파라미터를 계산하기 위해 모멘트법을 이용하여 단층 및 다층 구조의 마이크로 스트립 선로에 대한 해석 결과를 비교하여 나타낸다.

• Journal of Electrical Engineering and Technology
• /
• 제3권1호
• /
• pp.36-42
• /
• 2008

In a gas insulated substation (GIS), Very Fast Transient Over-voltages (VFTOs) are generated due to switching operations and ground faults. These fast transients are associated with high frequency components of the order of a few hundreds of MHz. These transients may cause internal faults i.e., layer-to-layer faults or minor faults in a capacitively graded bushing, which is one of the important pieces of terminal equipment for GIS. In the present study, the PSPICE model has been developed to calculate the voltage distribution across the layers of 420kV graded bushing for high frequency pulses of rise time 1 to 50ns, which simulate the VFTO. For this simulation, an equivalent electrical network of bushing with different equivalent layers has been considered. The effect of different equivalent layers modeling circuits on the non-uniform voltage factor has been analysed. The influence of copper strip inductance on voltage distribution across layers has also been analysed for various rise times of high frequency transients. Finally, the leakage current of the bushing is calculated for evaluating the bushing condition under these transients.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 추계학술대회 논문집 전기물성,응용부문
• /
• pp.119-120
• /
• 2006

The impedance spectroscopy is one of the effective ways to understand the electrical properties of organic light emitting diodes. The frequency-dependant properties of small molecule based OLEDs have been studied. The equivalent circuit of single-layer device is composed of contact resistance ($R_c$), bulk resistance ($R_p$) and bulk capacitance ($C_p$). The equivalent circuit of double layer device is composed of two parallel circuits connected in series, each of which is a parallel resistor and a capacitor. We have fabricated a double layer device indium-rio-oxide (ITO, anode), N,NV -diphenyl- N,NV -bis(3-methylphenyI)-1,1V -diphenyl-4,4V-diamine (TPD, hole-transporting layer), tris-(8-hydroxyquinoline) aluminum (Alq3, emitting layer), and aluminum (AI, cathode) and two single layer devices ([TO/ Alq3/ AI, ITO/TPD/AI).