• 한국항공우주학회지
• /
• 제41권10호
• /
• pp.805-812
• /
• 2013

스마트무인기의 비행제어컴퓨터는 탑재장비와의 입/출력 신호처리, 비행제어법칙 연산 그리고 고장진단 및 이중화 기능 등이 구현된 비행운용프로그램이 탑재되어 있다. 비행운용프로그램은 PowerPC 755 프로세서와 VxWorks 5.5 실시간운영체제 환경에서 개발되었다. 비행운용프로그램은 메모리 참조 모듈, 탑재장비 입/출력 신호처리 모듈 그리고 비행제어법칙 모듈로 구성되었고 각각의 모듈은 계층 구조로 설계되었다. 메모리 참조 모듈과 신호처리 모듈은 벤치 테스트를 통해 검증되었고, 비행제어법칙 모듈은 시뮬레이션 시험, 지상통합시험, 안전줄 시험 그리고 비행시험을 통해 검증되었다. 본 논문에서는 비행운용프로그램의 개발환경, 소프트웨어 구조 그리고 검증 및 관리방법에 대해서 기술하였다.

• 한국통신학회논문지
• /
• 제36권1B호
• /
• pp.86-92
• /
• 2011

본 논문에선 분산 메모리 아키텍처를 사용하는 멀티프로세서 시스템에서 메시지 전달을 지원하는 하드웨어 MPI(Message Passing Interface) 유닛을 설계하였다 데이터 전송 동기화 및 데이터 전송, 완료까지의 과정을 하드웨어 MPI 유닛이 담당하여 동기화에 따른 오버헤드를 경감시켰다. 또한 동기화 메시지를 저장 관리하는 요청 큐(Request Queue), 준비 큐(Ready Queue), 예약 큐(Reserve Queue)를 내장하여 병렬적으로 입력받은 동기화 메시지를 관리하고 비순차적 종료(out of order completion)을 지원한다. BMF(Bus Functional Medel)을 제작해 제안한 구조에서의 전송 대역폭 성능을 확인한 결과 다대다 통신에서 25% 이상의 성능 향상이었음을 확인할 수 있었다. 그 후 HDL로 기술된 하드웨어를 Magnachip 0.18 공정 라이브러리에서 합성하였으며 프로토 타입 chip으로 제작하였다. 제안한 MPI 유닛은 전체 칩 사이즈의 1% 이하의 크기로 높은 성능 향상을 기대할 수 있어, 저비용 설계와 확장성 측면에서 임베디드 MPSoC(Multi-Processor System-on-Chip)의 전체적인 성능을 높이는데 유용하다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제14권3호
• /
• pp.251-255
• /
• 2008

대부분의 파일 시스템에서는 파일이 삭제되더라도 메타데이타만 삭제되거나 변경될 뿐, 파일의 데이타는 물리 매체에 계속 저장된다. 그렇기 때문에 지워진 파일을 복구하는 것도 가능한데 이러한 복구를 불가능하도록 하는 것을 원하는 사용자들도 있다. 특히 이러한 요구는 플래시 메모리를 저장 장치로 사용하는 임베디드 시스템에서 더욱 더 많아지고 있다. 이에 본 논문에서는 NAND 플래시 파일 시스템을 위한 안전 삭제 기법을 제안하고 이를 가장 대표적인 NAND 플래시 파일 시스템인 YAFFS에 적용하였다. 제안 기법은 암호화를 기반으로 하고 있으며, 특정 파일을 암호화하는데 사용된 모든 키들이 같은 블록에 저장되도록 하여, 단 한번의 블록 삭제 연산으로 파일 복구가 불가능하도록 하였다. 시뮬레이션 결과는 제안 기법으로 인해 파일의 생성 및 변경 시 발생하는 블록 삭제를 감안하더라도 파일 삭제 시 발생하는 블록 삭제 횟수가 단순 암호화 기법의 경우보다 더 작다는 것을 보여준다. 본 논문에서는 제안 기법을 YAFFS에만 적용하였지만, 다른 NAND 플래시 전용 파일 시스템에도 쉽게 적용 가능하다.

• 인터넷정보학회논문지
• /
• 제8권4호
• /
• pp.51-59
• /
• 2007

본 논문에서는 RFID 기술 중 리더와 태그간 900MHz 대역을 사용하여 교육용 시스템 설계를 제시하였다. 능동형 태그와 리더의 설계를 임베디드 환경에서 제시하였으며 리더와 접속 가능한 서버의 소프트웨어 개발은 PC 윈도우 운영체제 환경에서 실현하였다. 개발 환경으로는 AT89C51ED2가 리더와 태그의 프로세서로, 개발 언어는 C 언어로, 이를 제어하기 위하여 케일 C 컴파일러가 사용되었다. 서버인 PC에서는 비쥬얼 스튜디오상의 비주얼 C 언어가 사용되었다. 시스템의 기능 점검을 위하여 PC에서는 리더를 통해 태그 주소를 인지하고, 메모리에 데이터를 읽고 쓰는 기능을 첨가하여 900MHz 대역의 RFID 교육용 소프트웨어 시스템을 구성하였다.

• 전자공학회논문지CI
• /
• 제45권1호
• /
• pp.1-10
• /
• 2008

본 논문에서는 기존에 얼굴 검출에 사용된 ICT(Improved Census Transform) 변환을 이용하여 눈, 코, 입 등의 얼굴 특징을 검출하는 하드웨어를 설계하였다. 파이프라인 구조를 이용하여 동작 속도를 높였고, ICT 변환, 메모리 공유, 동작 과정의 세분화를 통하여 메모리 사용량을 줄였다. 본 논문에서 사용한 알고리즘을 얼굴 검출 및 인식 분야에서 테스트용으로 주로 쓰이는 BioID 데이터베이스(database)를 이용하여 테스트한 결과 100%의 검출률을 보였고, 설계한 하드웨어의 결과도 이와 동일하였다. 또한 Synopsys사의 Design Compiler와 동부아남사의 $0.18{\mu}m$ library를 이용하여 합성한 결과 총 $376,821{\mu}m2$의 결과를 얻었고 78MHz의 동작 클럭 하에서 17.1msec의 검출 속도를 보였다. 본 논문은 소프트웨어 형태의 알고리즘을 임베디드 하드웨어로 구현함으로 인하여 실시간 처리의 가능성을 보였고, 저가격, 높은 이식성에 대한 가능성을 제시하였다.

• 대한지리학회지
• /
• 제44권3호
• /
• pp.240-259
• /
• 2009

이 연구는 일본사회적 맥락 속에서 지방도시가 관광을 통해 새롭게 창조됨을 밝히고, 지역의 의미가 사회적으로 형성되는 과정을 고찰함으로써, 문화관광지의 지역정체성이 사회적으로 구성되는 프로세스를 밝히는 것을 목적으로 하였다. 구체적으로, 첫째, 문화관광지의 사회적 구성에 대한 개념틀을 '재해석', '제도화', '재인식' 단계로 제안하였다. 둘째, 일본 지방도시 오타루의 운하보존운동과 역사관광지화에 대한 사례 연구를 통해 문화관광지의 사회적 구성 과정 단계에 대한 심층적 분석을 시도하였다. 셋째, 지역 정체성이 재구성되는 과정에서 작동하고 있는 주된 메커니즘에 대해 체계적으로 고찰하였다. 결론적으로, 지역이 정체성의 정치를 통해 새롭게 재해석되며, 경제적 동기로 인해 그 의미가 수정되고 타협되며 제도화된다는 것을 밝히고, 기억의 정치를 통해 구성된 진정성으로 확립되면서 끊임없이 재구성된다는 점을 제안하였다.

• 한국통신학회논문지
• /
• 제37권4C호
• /
• pp.307-312
• /
• 2012

본 논문에서는 ISO/IEEE 11073 개인건강기기(Personal Health Device: PHD) 표준을 임베디드시스템 상에 구현할 경우, 요구되는 시스템 재원을 파악하고자, ISO/IEEE 11073 개인건강기기 표준의 구현에 대한 복잡도 분석(Complexity Analysis)을 수행하였다. 다양한 개인용 건강기기 중 체중계, 혈압계, 그리고 혈당계의 구현된 프로그램을 기반으로 모의코드를 작성하였다. 그리고 난 후 프로그램 메모리 공간 및 데이터 메모리 공간 두 개의 다른 관점에서 복잡도 분석모델을 하였다. 개인건강기기는 그 특성상 재원 또는 성능의 제약이 있어 본 연구의 결과는 상기 표준의 구현에 요구되는 추가적인 시스템 재원을 추정하는데 유용하게 활용될 수 있다.

• Smart Structures and Systems
• /
• 제21권3호
• /
• pp.257-262
• /
• 2018

Vibrational problems in the domestic Small Horizontal Axis Wind Turbines (SHAWT) are due to flap wise vibrations caused by varying wind velocities acting perpendicular to its blade surface. It has been reported that monitoring the structural health of the turbine blades requires special attention as they are key elements of a wind power generation, and account for 15-20% of the total turbine cost. If this vibration problem is taken care, the SHAWT can be made as commercial success. In this work, Shape Memory Alloy (SMA) wires made of Nitinol (Ni-Ti) alloys are embedded into the Glass Fibre Reinforced Polymer (GFRP) wind turbine blade in order to reduce the flapwise vibrations. Experimental study of Nitinol (Ni-Ti) wire characteristics has been done and relationship between different parameters like current, displacement, time and temperature has been established. When the wind turbine blades are subjected to varying wind velocity, flapwise vibration occurs which has to be controlled continuously, otherwise the blade will be damaged due to the resonance. Therefore, in order to control these flapwise vibrations actively, a non-linear current controller unit was developed and fabricated, which provides actuation force required for active vibration control in smart blade. Experimental analysis was performed on conventional GFRP and smart blade, depicted a 20% increase in natural frequency and 20% reduction in amplitude of vibration. With addition of active vibration control unit, the smart blade showed 61% reduction in amplitude of vibration.

• 한국정보처리학회논문지
• /
• 제7권2호
• /
• pp.520-528
• /
• 2000

마이크로 프로세서의 동작 속도가 빨라지면서 메모리의 데이터 전송 폭이 시스템 성능을 제한하는 중요 인자로 대두되면서 코드 밀도가 높은 컴퓨터 구조에 대한 연구의 필요성이 증대되고 있다. 본 논문에서는 코드 밀도가 높은 32비트 마이크로 프로세서 구조로 16비트와 32비트 2종류 길이의 명령어를 가지는 가칭 2가지 길이 명령어 세트 컴퓨터(Bi-length Instruction Set Computer : BISC)를 제안한다. 32비트 BISC는 16개의 범용 레지스타를 가지며, 오프셋과 상수 오퍼랜드의 길이에 따라서 2종류의 명령어를 가진다. 제안한 32비트 BISC는 FPGA로 구현하여 1.8432MHz에서 모든 기능이 정상적으로 동작하는 것을 확인하였고, 크로스 어셈블러와 크로스 C/C++ 컴파일러 및 명령어 시뮬레이터를 설계하고 동작을 검증하였다. BISC의 코드 밀도는 기존 RISC의 130~220%, 기존 CISC의 130~140%로 높은 장점을 가진다. 따라서 데이터 전송 폭을 적게 요구하므로 차세대 컴퓨터 구조로 적합하고, 프로그램 메모리 크기가 작아지므로 실장 제어용 마이크로 프로세서에 적합하기 때문에 폭 넓은 활용이 기대된다.

• 한국위성정보통신학회논문지
• /
• 제9권4호
• /
• pp.73-76
• /
• 2014

멀티 코어 프로세서의 보급 확산으로 최근에는 임베디드 시스템에서도 채택되고 있다. 따라서 일반적으로 대규모의 컴퓨팅과 메모리 접근을 필요로 하는 멀티미디어 응용은 멀티 코어 플랫폼 기반의 병렬화가 가능하다. 본 논문에서는 멀티 코어 CPU을 이용한 효율적 색 공간 변환을 위한 스레드 수준 병렬 기법의 성능 향상을 검증하였다. 스레드 수준 병렬화 특히 멀티 코어 프로세서기반 공유 메모리 컴퓨팅 시스템에서는 매우 유용한 병렬 처리 패러다임이 되고 있다. 본 구현에서 스레드 수준 병렬화는 각 스레드에 다른 입력 픽셀을 할당하여 실행하였다. 성능 평가를 위해 직렬 및 병렬 구현들 사이의 처리 속도의 비교에 기초하여 대표적 멀티 코어 프로세서에서 색 변환을 위한 성능 향상 정도를 평가하였다. 결과는 스레드 수준의 병렬 구현에 관계없이 다른 멀티 코어에서 전반적으로 비슷한 성능 향상의 비율을 보여주었다.