• 제목/요약/키워드: Electronic Power Consumption

검색결과 796건 처리시간 0.023초

수신가지수가 고정되어있을 때 DOT 릴레이 시스템의 최적전력할당 (Optimal Power Allocation of DOT Relay System with Fixed Branch Receiver)

  • 황휘진;김남수
    • 한국인터넷방송통신학회논문지
    • /
    • 제12권2호
    • /
    • pp.215-220
    • /
    • 2012
  • 무선 Ad-Hoc 네트워크는 전력제한을 갖기 때문에 네트워크의 소모 전력을 최소화 하는 것이 최근의 연구 주제 중 하나이다. 본 논문은 최근에 제안된 수신가지 수가 제한된 이중기회전송 릴레이 시스템의 전력 소모를 줄이고, 시스템의 성능을 개선하기 위하여 각 송신 노드의 최적 전력 분배방식을 제안하고 시스템의 성능을 유도하였다. 분석결과 각 송신 노드가 동일한 전력으로 송신할 경우보다 각 송신노드에 최적의 전력을 할당한 경우가 오수신율이 항상 우수함을 보였고, 또한 평균 채널전력 이득이 작을 경우 평균 송신 릴레이 수를 증가시켜 다이버시티 이득을 크게 함으로써 오수신율을 최소화 하는 것을 알 수 있었다.

스캔입력 변형기법을 통한 새로운 저전력 스캔 BIST 구조 (A New Low Power Scan BIST Architecture Based on Scan Input Transformation Scheme)

  • 손현욱;김유빈;강성호
    • 대한전자공학회논문지SD
    • /
    • 제45권6호
    • /
    • pp.43-48
    • /
    • 2008
  • 일반적으로 자체 테스트 동작은 입력 벡터들 사이에 상호 연관성이 없기 때문에 더 많은 전력을 소비하는 것으로 알려져 있다. 이러한 점은 회로에 손상을 유발할 뿐 아니라 배터리 수명에도 악영향을 미치기 때문에 반드시 해결되어야 할 과제 중 하나이다. 이를 위해 본 논문에서는 새로운 방식의 BIST(Built-In Self Test) 구조를 제안하여 테스트 동작에서의 천이를 감소시키고, 이를 통해 전력소모를 줄이고자 한다. 제안하는 구조에서는 LFSR(Linear Feedback Shift Register)을 통해 생성되는 pseudo-random 테스트 벡터가 스캔 경로로 들어가기 전에 3 bit씩 모아 더 적은 천이를 가지는 4 bit의 패턴으로 변형한다. 이러한 변형과 그에 대한 복원 과정은 기존의 스캔 BIST 구조에서 Bit Generator와 Bit Dropper라는 모듈을 추가하여 간단히 구현하였다. 제안하는 구조를 ISCAS'89 benchmark 회로에 적용한 결과 약 62%의 천이 감소를 확인하였고 이를 통해 제안하는 구조의 효율성을 검증하였다.

스위칭방식 PV Simulator의 전력회로와 LCL필터 설계 (A Design of Power Circuit and LCL Filter for Switching Mode PV Simulator)

  • 이성민;유태식;김효성
    • 전력전자학회논문지
    • /
    • 제17권5호
    • /
    • pp.431-437
    • /
    • 2012
  • PV simulators are essential equipment for testing power conditioning systems (PCS) which are one of an important part in PV generator systems, for testing before shipment. High dynamic PV simulator is required since MPPT(Maximum Power Point Tracking) test procedure has been established by EN50530 regulation recently. Most high quality PV simulator prevailed in the market is linear type which however has low efficiency. This paper proposes design guide lines for the power stage and LCL type filter cooperating with a switching mode PV simulator that shows high efficiency and very low power consumption. Proposed theory is verified by experiment.

Augmented Reality based Low Power Consuming Smartphone Control Scheme

  • Chung, Jong-Moon;Ha, Taeyoung;Jo, Sung-Woong;Kyong, Taehyun;Park, So-Yun
    • KSII Transactions on Internet and Information Systems (TIIS)
    • /
    • 제11권10호
    • /
    • pp.5168-5181
    • /
    • 2017
  • The popularity of augmented reality (AR) applications and games are in high demand. Currently, the best common platform to implement AR services is on a smartphone, as online games, navigators, personal assistants, travel guides are among the most popular applications of smartphones. However, the power consumption of an AR application is extremely high, and therefore, highly adaptable and dynamic low power control schemes must be used. Dynamic voltage and frequency scaling (DVFS) schemes are widely used in smartphones to minimize the energy consumption by controlling the device's operational frequency and voltage. DVFS schemes can sometimes lead to longer response times, which can result in a significant problem for AR applications. In this paper, an AR response time monitor is used to observe the time interval between the AR image input and device's reaction time, in order to enable improved operational frequency and AR application process priority control. Based on the proposed response time monitor and the characteristics of the Linux kernel's completely fair scheduler (CFS) (which is the default scheduler of Android based smartphones), a response time step control (RSC) scheme is proposed which adaptively adjusts the CPU frequency and interactive application's priority. The experimental results show that RSC can reduce the energy consumption up to 10.41% compared to the ondemand governor while reliably satisfying the response time performance limit of interactive applications on a smartphone.

Novel Low-Power High-dB Range CMOS Pseudo-Exponential Cells

  • De La Cruz Blas, Carlos A.;Lopez-Martin, Antonio
    • ETRI Journal
    • /
    • 제28권6호
    • /
    • pp.732-738
    • /
    • 2006
  • In this paper, novel CMOS pseudo-exponential circuits operating in a class-AB mode are presented. The pseudo-exponential approximation employed is based on second order equations. Such terms are derived in a straightforward way from the inherent nonlinear currents of class-AB transconductors. The cells are appropriate to be integrated in portable equipment due to their compactness and very low power consumption. Measurement results from a fabricated prototype in a 0.5 ${\mu}m$ technology reveal a range of 45 dB with errors lower than ${\pm}0.5$ dB, a power consumption of 100 ${\mu}W$, and an area of 0.01 $mm^2$.

  • PDF

SOI와 트랜치 구조를 이용한 초저소비전력형 미세발열체의 제작과 그 특성 (The Fabrication of Micro-heaters with Low Consumption Power Using SOI and Trench Structures and Its Characteristics)

  • 정귀상;홍석우;이원재;송재성
    • 한국전기전자재료학회논문지
    • /
    • 제14권3호
    • /
    • pp.228-233
    • /
    • 2001
  • This paper presents the optimized design, fabrication and thermal characteristics of micro-heaters for thermal MEMS (micro elelctro mechanical system) applications usign SOI (Si-on-insulator) and trench structures. The micro-heater is based on a thermal measurement principle and contains for thermal isolation regions a 10㎛ thick Si membrane with oxide-filled trenches in the SOI membrane rim. The micro-heater was fabricated with Pt-RTD (resistance thermometer device) on the same substrate by suing MgO as medium layer. The thermal characteristics of the micro-heater wit the SOI membrane is 280$\^{C}$ at input power 0.9W; for the SOI membrane with 10 trenches, it is 580$\^{C}$ due to reduction of the external thermal loss. Therefore, the micro-heater with trenches in SOI membrane rim provides a powerful and versatile alternative technology for improving the performance of micro-thermal sensors and actuators.

  • PDF

SOI와 드랜치 구조를 이용한 초저소비전력형 미세발열체의 제작 (The fabrication of ultra-low consumption power type micro-heaters using SOI and trenche structures)

  • 정귀상;이종춘;김길중
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2000년도 하계학술대회 논문집
    • /
    • pp.569-572
    • /
    • 2000
  • This paper presents the optimized fabrication and thermal characteristics of micro-heaters for thermal MEMS applications using a SDB SOI substrate. The micro-heater is based on a thermal measurement principle and contains for thermal isolation regions a 10$\mu\textrm{m}$ thick silicon membrane with oxide-filled trenches in the SOI membrane rim. The micro-heater was fabricated with Pt-RTD(Resistance Thermometer Device)on the same substrate by using MgO as medium layer. The thermal characteristics of the micro-heater with the SOI membrane is 280$^{\circ}C$ at input Power 0.9 W; for the SOI membrane with 10 trenches, it is 580$^{\circ}C$ due to reduction of the external thermal loss. Therefore, the micro-heater with trenches in SOI membrane rim provides a powerful and versatile alternative technology for improving the performance of micro thermal sensors and actuators.

  • PDF

저 전력 능동형 RFID 기반 대기 전력 제어 모듈 설계 및 구현 (Design and Implementation of Standby Power Control Module based on Low Power Active RFID)

  • 장지웅;이경훈;김영민
    • 한국전자통신학회논문지
    • /
    • 제10권4호
    • /
    • pp.491-497
    • /
    • 2015
  • 본 논문에서는 능동형 RFID 방식의 태그와 리더로 구성된 대기 전력 제어 모듈을 설계하고 구현한다. 태그와 리더는 C8051 MCU와 CC2500으로 구성된 RF모듈을 내장하고 있으며 리더에는 대기 전력 제어 콘센트가 부착되어 있다. 리더는 송신 패킷 인식 여부에 따라 릴레이를 제어한 후 전원 공급을 차단하여 대기 전력으로 소비되는 전력을 감소시키며 저 전력 패킷 예측 알고리즘이 적용되어 태그와 리더의 전력 소모를 낮추었다. 실험 결과, 리더의 패킷 송, 수신 여부에 따라 대기 전력 제어 콘센트의 릴레이를 동작시켜 대기 전력을 제어할 수 있음을 확인하였다. 또한 RSSI값에 따라 태그와 리더 사이의 동작 거리 설정이 가능하며, 콘센트의 대기 시간 동안 리더에서 작동하는 수신 Duty Cycle을 설정함으로써 리더에 소모되는 전력을 절감할 수 있음을 확인하였다.

Power-Efficient Rate Allocation of Wireless Access Networks with Sleep-Operation Management for Multihoming Services

  • Lee, Joohyung;Yun, Seonghwa;Oh, Hyeontaek;Newaz, S.H. Shah;Choi, Seong Gon;Choi, Jun Kyun
    • Journal of Communications and Networks
    • /
    • 제18권4호
    • /
    • pp.619-628
    • /
    • 2016
  • This paper describes a theoretical framework for rate allocation to maximize the power efficiency of overall heterogeneous wireless networks whose users are assumed to have multihoming capabilities. Therefore, the paper first presents a power consumption model considering the circuit power and radio transmission power of each wireless network. Using this model, two novel power efficient rate allocation schemes (PERAS) for multihoming services are proposed. In this paper, the convex optimization problem for maximizing the power efficiency over wireless networks is formulated and solved while guaranteeing the required quality of service (QoS). Here, both constant bit rate and variable bit rate services are considered. Furthermore, we extend our theoretical framework by considering the sleep-operation management of wireless networks. The performance results obtained from numerical analysis reveal that the two proposed schemes offer superior performance over the existing rate allocation schemes for multihoming services and guarantee the required QoS.

저전력 아날로그 CMOS 윤곽검출 시각칩의 설계 (Design of Analog CMOS Vision Chip for Edge Detection with Low Power Consumption)

  • 김정환;박종호;서성호;이민호;신장규;남기홍
    • 센서학회지
    • /
    • 제12권6호
    • /
    • pp.231-240
    • /
    • 2003
  • 고해상도의 윤곽검출 시각칩을 제작하기 위해 윤곽검출 회로의 수를 증가시킬 경우 소비전력 문제 및 회로를 탑재할 칩의 크기를 고려하지 않으면 안된다. 칩을 구성하는 단위회로의 수적 증가는 소비전력의 증가와 더불어 대면적을 요구하게 된다. 소비전력의 증가와 CMOS 생산 회사에서 제공하는 칩의 크기가 수 십 $mm^2$이라는 조건은 결국 단위회로의 수적 증가를 제한하게 된다. 따라서 본 연구에서는, 고해상도의 윤곽검출 시각칩 구현을 위한 윤곽검출 회고의 수적 증가에 따른 전력소비의 최소화 방법으로 전자스위치(electronic switch)가 내장된 윤곽검출 회로를 제안하고, 제한된 칩의 면적에 더 많은 윤곽검출 회로를 넣기 위해 시세포 역할의 광검출 회로와 윤곽검출 회로를 분리하여 구성하는 방법을 적용하였다. $128{\times}128$ 해상도를 갖는 광검출 회고가 $1{\times}128$의 윤곽검출 회고를 공유하여 동일한 칩 면적에 향상된 해상도를 갖는 칩을 설계하였다. 설계된 칩의 크기는 $4mm{\times}4mm$이고, 소비전력은 SPICE 모의실험을 통해 약 20mW가 됨을 확인하였다.