• 제목/요약/키워드: Electronic Circuits

검색결과 964건 처리시간 0.029초

가역 임베딩 없는 직접적 비가역-가역회로 매핑 방법의 게이트비용 절감 방안 (Gate Cost Reduction Policy for Direct Irreversible-to-Reversible Mapping Method without Reversible Embedding)

  • 박동영;정연만
    • 한국전자통신학회논문지
    • /
    • 제9권11호
    • /
    • pp.1233-1240
    • /
    • 2014
  • 1980년 Toffoli 가역게이트 출현 이후 지난 30년 간 적당한 함수 상에 가역 임베딩을 하는 많은 가역회로 합성법들이 발표되어 오는 동안 소수의 논문만이 가역 임베딩 없이 직접적인 비가역-가역 회로 매핑 방법을 채택해 왔다. 본 논문에서는 가역 임베딩 없는 직접적 가역 매핑에 대한 효과적인 게이트비용 절감 정책을 개발하였다. 새로운 비용절감 정책을 개발하기 위해 고전회로에서 NOT 게이트 배치에 따른 Toffoli 모듈 비용의 영향을 고찰하고, 이것을 기초로 하여 고전적 AND(OR)게이트에 대한 반전입력 추가가 가역 Toffoli 모듈의 비용을 증가(감소)시킨다-라는 고전 게이트 반전입력 수와 가역 Toffoli 모듈 비용 사이의 반비례적 성질을 이끌어내었다. 직접적 가역 매핑에 선행한 반전입력 재배치 정책은 현존하는 팬-아웃 및 슈퍼셀 정책들과 병행할 경우에 가역 Toffoli 모듈의 비용과 복잡성을 개선할 수 있는 효과적인 방법이다.

압연 방향을 적용한 자체 진단형 고효율 네온관용 변압기 (Development of High Efficiency Self Diagnosis Type Neon Transformer using Groin Direction of Non-Oriented Silicon Steel Strip)

  • 변재영;김윤호
    • 조명전기설비학회논문지
    • /
    • 제17권1호
    • /
    • pp.17-24
    • /
    • 2003
  • 본 논문에서는 네온 변압기의 효율을 높이기 위하여 주 자속과 누설 자속의 흐름을 분석하고, 이에 따른 압연 방향과 주 자속과의 방향을 최대한 일치 시켜서 자속에 의한 손실을 최소화 하고 역율을 향상시킨 고효율의 네온관용 변압기를 제시 하였다. 그리고 정격 부하시, 단락시 및 무부하시의 각각의 자속 분포를 해석하고 이를 응용하여 부하측 이상 발생시 즉시 전원이 차단될 수 있는 전자식 차단 장치를 개발부착 하였다. 즉 네온관의 파손이나 누전으로 인한 화재나 인체 감전의 위험을 사전에 방지 할 수 있는 전자식 보호 기능을 내장한 자체 진단형의 무방향성 코어의 압연 방향성을 고려한 고효율의 네온관용 변압기를 구현하였다.

Utilizing Advanced Pad Conditioning and Pad Motion in WCMP

  • Kim, Sang-Yong;Chung, Hun-Sang;Park, Min-Woo;Kim, Chang-Il;Chang, Eui-Goo
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2001년도 추계학술대회 논문집
    • /
    • pp.171-175
    • /
    • 2001
  • Chemical mechanical polishing(CMP) process has been widely used to planarize dielectrics and metal, which can apply to employed in integrated circuits for sub-micron technology. Despite the increased use of CMP process, it is difficult to accomplish the global planarization of free-defects in inter level dielectrics and metal. Especially, defects like (micro-scratch) lead to severe circuit failure, and affects yield. Current conditioning method - bladder type, orbital pad motion - usually provides unsuitable pad profile during ex-situ conditioning near the end of pad life. Since much of the pad wear occurs by the mechanism of bladder tripe conditioning and its orbital motion without rotation, we need to implement new ex-situ conditioner which can prevent abnormal regional force on pad caused by bladder-type and also need to rotate the pad during conditioning. Another important study of ADPC is related to the orbital scratch of which source is assumed as diamond grit dropped from the strip during ex-situ conditioning. Scratch from diamond grit damaged wafer severely so usual1y scraped. Figure 1 shows the typical shape of scratch damaged from diamond. We suspected that intensive forces to the edge area of bladder type stripper accelerated the drop of Diamond grit during conditioning, so new designed Flat stripper was introduced.

  • PDF

$CaF_2$ 박막의 전기적, 구조적 특성 (Eelctrical and Structural Properties of $CaF_2$Films)

  • 김도영;최석원;이준신
    • 한국전기전자재료학회논문지
    • /
    • 제11권12호
    • /
    • pp.1122-1127
    • /
    • 1998
  • Group II-AF_2$films such as $CaF_2$, $SrF_2$, and $BaF_2$ have been commonly used many practical applications such as silicon on insulatro(SOI), three-dimensional integrated circuits, buffer layers, and gate dielectrics in filed effect transistor. This paper presents electrical and structural properties of fluoride films as a gate dielectric layer. Conventional gate dielectric materials of TFTs like oxide group exhibited problems on high interface trap charge density($D_it$), and interface state incorporation with O-H bond created by mobile hydrogen and oxygen atoms. To overcome such problems in conventional gate insulators, we have investigated $CaF_2$ films on Si substrates. Fluoride films were deposited using a high vacuum evaporation method on the Si and glass substrate. $CaF_2$ films were preferentially grown in (200) plane direction at room temperature. We were able to achieve a minimum lattice mismatch of 0.74% between Si and $CaF_2$ films. Average roughness of $CaF_2$ films was decreased from 54.1 ${\AA}$ to 8.40 ${\AA}$ as temperature increased form RT and $300^{\circ}C$. Well fabricated MIM device showed breakdown electric field of 1.27 MV/cm and low leakage current of $10^{-10}$ A/$cm^2$. Interface trap charge density between $CaF_2$ film and Si substrate was as low as $1.8{\times}10^{11}cm^{-2}eV^{-1}$.

  • PDF

다중 추적식 태양광 발전 감성형 LED 가로등 (Solar Power Emotional LED Lightening Street Lamps with Multiple Control Sun Tracker)

  • 이재민;김용;배철수;권대식
    • 한국산학기술학회논문지
    • /
    • 제12권2호
    • /
    • pp.920-926
    • /
    • 2011
  • 본 논문에서는 신재생에너지 활용을 위한 다중 추적식 태양광 발전 감성형 LED 가로등을 제안한다. 제안하는 가로등 시스템은 다중 추적방식의 태양광 추적기능을 갖추고 있고 감성형 고품위 LED 램프와 제어회로를 사용하여 센서를 통해 입력되는 온도 및 습도를 기반으로 최대의 일조량을 받을 수 있도록 하였다. 신재생에너지 활용의 핵심 요소인 효율적인 축전지 활용을 위해 충방전 컨트롤러를 개발하였고 원격모니터링 기능 및 제어기능도 구현 하였다. 제안하는 가로등 시스템은 기존 기술에 비하여 추적 동작이 우수하고 에너지효율이 향상되었으며 기존에 개발되지 않았던 추적식 태양광 발전 시스템과 감성형 LED를 결합함으로써 차세대 가로등 시스템의 모델로서의 활용될 수 있게 하였다.

저잡음 CMOS 이미지 센서를 위한 10㎛ 컬럼 폭을 가지는 단일 비트 2차 델타 시그마 모듈레이터 (A Single-Bit 2nd-Order Delta-Sigma Modulator with 10-㎛ Column-Pitch for a Low Noise CMOS Image Sensor)

  • 권민우;천지민
    • 한국정보전자통신기술학회논문지
    • /
    • 제13권1호
    • /
    • pp.8-16
    • /
    • 2020
  • 본 논문에서는 polymerase chain reaction (PCR) 응용에 적합한 저잡음 CMOS 이미지 센서에 사용되는 컬럼-패러럴 analog-to-digital converter (ADC) 어레이를 위한 cascaded-of-integrator feedforward (CIFF) 구조의 단일 비트 2차 델타-시그마 모듈레이터를 제안하였다. 제안된 모듈레이터는 CMOS 이미지 센서에 입사된 빛의 신호에 해당하는 픽셀 출력 전압을 디지털 신호로 변환시키는 컬럼-패러럴 ADC 어레이를 위해 하나의 픽셀 폭과 동일한 10㎛ 컬럼 폭 내에 2개의 스위치드 커패시터 적분기와 단일 비트 비교기로 구현하였다. 또한, 모든 컬럼의 모듈레이터를 동시에 구동하기 위한 주변 회로인 비중첩 클록 발생기 및 바이어스 회로를 구성하였다. 제안된 델타-시그마 모듈레이터는 110nm CMOS 공정으로 구현하였으며 12kHz 대역폭에 대해 418의 oversampling ratio (OSR)로 88.1dB의 signal-to-noise-and-distortion ratio (SNDR), 88.6dB의 spurious-free dynamic range (SFDR) 및 14.3비트의 effective-number-of-bits (ENOB)을 달성하였다. 델타 시그마 모듈레이터의 면적 및 전력 소비는 각각 970×10 ㎛2 및 248㎼이다.

스마트폰을 이용한 LED조명 무선제어 (Wireless LED lighting control using the SmartPhones)

  • 신성휴;김환용
    • 한국산학기술학회논문지
    • /
    • 제16권5호
    • /
    • pp.3385-3390
    • /
    • 2015
  • 본 논문에서는 LED 조명을 효율적으로 제어하기 위한 방안으로 ARM사에서 개발한 마이크로컨트롤러인 Cortex M3를 사용하여 구성하였다. 또한, 근거리 무선통신을 사용하여 무선으로 LED조명을 제어하기 위하여 Bluetooth 통신방식을 적용하여 무선제어 회로를 구성하였다. 본 논문에서는 LED조명 제어회로를 무선으로 제어하기 위하여 누구나 가지고 있는 스마트폰을 가지고 제어할 수 있도록 안드로이드 어플리케이션을 설계하여 안드로이드 기반의 스마트폰에서 사용자가 쉽게 다운로드하여 LED조명 제어회로를 쉽게 무선으로 제어한다. 본 논문에서 구성한 Cortex M3를 이용한 LED조명 무선제어회로는 실내 및 실외에 적용할 경우 친환경적인 기술이며, LED의 효율을 높이기 위하여 LED드라이버를 사용하여 안정적인 전압공급이 이루어지게 되어 LED조명의 밝기가 제어된다.

적층형 압전 소자를 이용한 미소 에너지발생장치 (Small Energy Generator Using Multilayer Piezoelectric Devices)

  • 정순종;김민수;김인성;송재성
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2007년도 추계학술대회 논문집
    • /
    • pp.261-261
    • /
    • 2007
  • Wearable and ubiquitous micro systems will be greatly growing and their related devices should be self-powered in order to avoid the replacement of finite power sources, for example, by scavenging energy from the environment. With ever reducing power requirements of both analog and digital circuits, power scavenging approaches are becoming increasingly realistic. One approach is to drive an electromechanical converter from ambient motion or vibration. Vibration-driven generators based on electromagnetic, electrostatic and piezoelectric technologies have been demonstrated. Among various generator types proposed so far, piezoelectric generator possesses considerable potential in micro system. To overcome low mechanical-to- electric energy conversion, the piezoelectric device should activate in resonance mode in response to external vibration. Normally, the external vibration excretes at low frequency ranging 0.1 to 200 Hz, whereas the resonant frequencies of the devices are fixed as constant. Therefore, keeping their resonant mode in varying external vibration can be one of important points in enhancing the conversion efficiency. We investigated the possibility of use of multi-bender type piezoelectric devices. To match the external vibration frequency with the device resonant frequency, the various devices with different resonant frequency were chosen. Under an external vibration acceleration of 0.1G at 120 Hz, the device exhibited a peak-to-peak voltage of 2.8 V and a power of 0.5 mw in resonance mode.

  • PDF

표면탄성파 필터 제작을 위한 Pt 박막 식각 (Etching of Pt Thin Film for SAW Filter Fabrication)

  • 최용희;송호영;박세근;이택주;오범환;이승걸;이일항
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2003년도 추계학술대회 논문집 Vol.16
    • /
    • pp.103-107
    • /
    • 2003
  • The inductively coupled plasma(ICP) etching process was selected to fabricate RF Surface Acoustic Wave(SAW) filters and a Pt thin film was sputtered on a $LiTaO_3$ substrate applied to electrode materials to reduce the spurious response and improve the power durability. Steep sidewall pattern was achieved employing $C_4F_8/Ar/Cl_2$ gas chemistry. We investigated an etching mechanism and parameter dependence of the Pt thin film about $C_4F_8$ addition. Sidewall etch angle was about $80^{\circ}$ at the $C_4F_8$ 20% mixing ratio. Fabricated SAW filter is consists of some series and parallel arm SAW resonators which work as impedance elements and show capacitance characteristics at out of the passband. It can be modified for $800{\sim}900\;MHz$ RF filters. External matching circuits were unnecessary.

  • PDF

High Performance Current-Mode DC-DC Boost Converter in BiCMOS Integrated Circuits

  • Lee, Chan-Soo;Kim, Eui-Jin;Gendensuren, Munkhsuld;Kim, Nam-Soo;Na, Kee-Yeol
    • Transactions on Electrical and Electronic Materials
    • /
    • 제12권6호
    • /
    • pp.262-266
    • /
    • 2011
  • A simulation study of a current-mode direct current (DC)-DC boost converter is presented in this paper. This converter, with a fully-integrated power module, is implemented by using bipolar complementary metal-oxide semiconductor (BiCMOS) technology. The current-sensing circuit has an op-amp to achieve high accuracy. With the sense metal-oxide semiconductor field-effect transistor (MOSFET) in the current sensor, the sensed inductor current with the internal ramp signal can be used for feedback control. In addition, BiCMOS technology is applied to the converter, for accurate current sensing and low power consumption. The DC-DC converter is designed with a standard 0.35 ${\mu}m$ BiCMOS process. The off-chip inductor-capacitor (LC) filter is operated with an inductance of 1 mH and a capacitance of 12.5 nF. Simulation results show the high performance of the current-sensing circuit and the validity of the BiCMOS converter. The output voltage is found to be 4.1 V with a ripple ratio of 1.5% at the duty ratio of 0.3. The sensing current is measured to be within 1 mA and follows to fit the order of the aspect ratio, between sensing and power FET.