Gate Cost Reduction Policy for Direct Irreversible-to-Reversible Mapping Method without Reversible Embedding

가역 임베딩 없는 직접적 비가역-가역회로 매핑 방법의 게이트비용 절감 방안

  • 박동영 (강릉원주대학교 정보통신공학과) ;
  • 정연만 (강릉원주대학교 정보통신공학과)
  • Received : 2014.09.11
  • Accepted : 2014.11.10
  • Published : 2014.11.30


For the last three decades after the advent of the Toffoli gate in 1980, while many reversible circuit syntheses have been presented reversible embedding methods onto suitable reversible functions, only a few proposed direct irreversible-to-reversible mapping methods without reversible embedding. In this paper we present two effective policies to reduce the gate cost and complexity for the existing direct reversible mapping methods without reversible embedding. In order to develop new cost reduction policies we consider the cost influence of Toffoli module according to NOT gate arrangement in classical circuits. From this we deduced an inverse proportional property between inverting input numbers of classical AND/OR gates and reversible Toffoli module cost based on a fact - the inverting inputs of classical AND(OR) gates increase(decrease) the Toffoli module cost. We confirm the applications of the inverting input rearrangement and maximum fan-out policies preceding direct reversible mapping will be effective method to improve the reversible Toffoli module cost and complexity with the parallel using of the fan-out and supercell ones.

1980년 Toffoli 가역게이트 출현 이후 지난 30년 간 적당한 함수 상에 가역 임베딩을 하는 많은 가역회로 합성법들이 발표되어 오는 동안 소수의 논문만이 가역 임베딩 없이 직접적인 비가역-가역 회로 매핑 방법을 채택해 왔다. 본 논문에서는 가역 임베딩 없는 직접적 가역 매핑에 대한 효과적인 게이트비용 절감 정책을 개발하였다. 새로운 비용절감 정책을 개발하기 위해 고전회로에서 NOT 게이트 배치에 따른 Toffoli 모듈 비용의 영향을 고찰하고, 이것을 기초로 하여 고전적 AND(OR)게이트에 대한 반전입력 추가가 가역 Toffoli 모듈의 비용을 증가(감소)시킨다-라는 고전 게이트 반전입력 수와 가역 Toffoli 모듈 비용 사이의 반비례적 성질을 이끌어내었다. 직접적 가역 매핑에 선행한 반전입력 재배치 정책은 현존하는 팬-아웃 및 슈퍼셀 정책들과 병행할 경우에 가역 Toffoli 모듈의 비용과 복잡성을 개선할 수 있는 효과적인 방법이다.


  1. D. Maslov and G. W. Dueck, "Reversible Cascades with Minimal Garbage," IEEE Trans. CAD, vol. 23, no. 11, 2004, pp. 1497-1509.
  2. R. Wille and R. Dreschler, "BDD-based Synthesis of Reversible Logic Circuits for Larger Functions," Proc. DAC, San Francisco, CA, July 26-31, 2009, pp. 270-275.
  3. V. V. Shende, A. K. Prasad, I. L. Markov, and J. P. Hayes, "Synthesis of Reversible Logic Circuits," IEEE Trans. CAD, vol. 22, no. 6, 2003, pp. 710-722.
  4. D. Michael Miller, Robert Wille, and Gerhard W. Dueck, "Synthesizing Reversible Circuits for Irreversible Functions," 12th Euromicro Conf. on Digital System Design/Architectures, Methods and Tools, Patras, Greece, Aug. 2009, pp. 749-756.
  5. D.-Y. Park and Y.-M. Jeong, "A New Functional Synthesis Method for Macro Quantum Circuits Realized in Affine-Controlled NCV-Gates," J. of the Korea Institute of Electronic Communication Science, vol. 9, no. 4, 2014, pp. 447-454.
  6. Z. Zilic, K. Radecka, and A. Khazamiphur, "Reversible circuit technology mapping from non-reversible specifications," Proc. Design Automation and Test in Europe, Nice, France, Apr. 2007, pp. 558-563.
  7. S. Sultana and K. Radecka, "Rev-Map: A Direct Gateway from Classical Irreversible Network to Reversible Network," IEEE 42th Int. Symp. on Multiple-Valued Logic, Victoria, Canada, May 2011. pp. 147-152.