• 한국정보통신설비학회:학술대회논문집
• /
• 한국정보통신설비학회 2007년도 학술대회
• /
• pp.7-10
• /
• 2007

최근 이동통신을 이용해 다양한 서비스를 제공하기 위하여 멀티 밴드, 멀티 채널의 송수신기를 단일칩화 하기 위한 연구가 활발히 진행되고 있다. CMOS 집적 회로 기술은 가격 경쟁력이 높고 집적도가 높아 멀티 밴드, 멀티 채널 송수신기를 집적화하기에 적합하다. 그러나 0.18 ${\mu}m$ 이하의 채널 길이를 갖는 CMOS 집적 회로는 1.8 V 이하의 낮은 공급 전압을 제공함으로 높은 이득을 갖는 mixer의 구현이 어렵고, mixer에서 발생되는 2, 3차 상호 변조에 의한 왜곡으로 선형성이 문제가 된다. 이런 문제점을 해결하기 위해서 기능성 능동부하를 적용하여 선형성을 향상한 Direct Conversion Down Mixer를 설계 분석 하였다.

• Journal of electromagnetic engineering and science
• /
• 제8권3호
• /
• pp.114-118
• /
• 2008

Direct-conversion RF front-end for 5-GHz WLAN is implemented in $0.18-{\mu}m$ CMOS technology. The front-end consists of a low noise amplifier, and low flicker noise down-conversion mixers. For the mixer, an inductor is included to resonate out parasitic tail capacitances in the transconductance stage at the operating frequency, thereby improves the flicker noise performance of the mixer, and the overall noise performance of the front-end. The receiver RF front-end has 6.5 dB noise figure, - 13 dBm input IP3, and voltage conversion gain of 20 dB with the power consumption of 30 mW.

• 대한전자공학회논문지SD
• /
• 제46권2호
• /
• pp.45-49
• /
• 2009

본 논문에서는 900Mhz 대역의 UHF RFID에서 직접변환방식의 LNA/Mixer를 설계하였다. 설계된 회로는 3.3V로 동작하며, 0.18um CMOS 공정으로 구현되었다. 본 논문은 높은 self jamming 신호를 극복하기 위해 공통게이트 입력 구조를 사용하였으며, 고이득, 저이득의 두 가지 동작 모드를 갖도록 설계되었다 측정결과, 설계된 LNA/Mixer는 고이득 모드와 저이득 모드에서 각각 4dBm과 11dBm의 입력 p1dB를 갖고, 12dB와 3dB의 변환이득을 갖는다. 또한, 두 가지 모드에서 각각 60mW와 79mW의 전력을 소비하며, 16dB와 20dB의 잡음지수를 갖는다.

• Journal of Electrical Engineering and Technology
• /
• 제7권1호
• /
• pp.81-85
• /
• 2012

This paper presents a wideband and low-noise direct conversion front-end receiver supporting VHF and UHFbands simultaneously. The receiver iscomposed of a low-noise amplifier (LNA), a down conversion quadrature mixer, and a frequency divider by 2. The cascode configuration with the resistor feedback is exploited in the LNA to achieve a wide operating bandwidth. Four gainstep modesare employed using a switched resistor bank and a capacitor bank in the signal path to cope with wide dynamic input power range. The verticalbipolar junction transistors are used as the switching elements in the mixer to reduce 1/f noise corner frequency. The proposed front-end receiver fabricated in 0.18 ${\mu}m$ CMOS technology shows very low minimum noise figureof 1.8 dB and third order input intercept pointof -12dBm inthe high-gain mode of 26.5 dBmeasured at 500 MHz.The proposed receiverconsumeslow current of 20 mA from a 1.8 V power supply.

• ETRI Journal
• /
• 제29권4호
• /
• pp.421-429
• /
• 2007

This paper presents a direct-conversion CMOS transceiver for fully digital DS-UWB systems. The transceiver includes all of the radio building blocks, such as a T/R switch, a low noise amplifier, an I/Q demodulator, a low pass filter, a variable gain amplifier as a receiver, the same receiver blocks as a transmitter including a phase-locked loop (PLL), and a voltage controlled oscillator (VCO). A single-ended-to-differential converter is implemented in the down-conversion mixer and a differential-to-single-ended converter is implemented in the driver amplifier stage. The chip is fabricated on a 9.0 $mm^2$ die using standard 0.18 ${\mu}m$ CMOS technology and a 64-pin MicroLead Frame package. Experimental results show the total current consumption is 143 mA including the PLL and VCO. The chip has a 3.5 dB receiver gain flatness at the 660 MHz bandwidth. These results indicate that the architecture and circuits are adaptable to the implementation of a wideband, low-power, and high-speed wireless personal area network.

• 대한전자공학회논문지SD
• /
• 제39권7호
• /
• pp.7-15
• /
• 2002

The digital DBS tuner is designed and implemented in a CMOS process using a direct-conversion architecture that offers a high degree of integration. To generate mathched LO I/Q quadrature signals covering the total input frequency range, a fully integrated ring oscillator is employed. And, to decrease a high level of phase noise of the ring oscillator, a frequency synthesizer is designed using a double loop strucure. This paper proposes and verifies a band selective loop for fast frequency switching time of the double loop frequency synthesizer. The down-conversion mixer with source follower input stages is used for low voltage operation. An experiment implementation of the frequency synthesizer and mixer with integrated a 0.25um CMOS process achieves a switching time of 600us when frequency changes from 950 to 2150MHz. And, the experiment results show a quadrature amplitude mismatch of max. 0.06dB and a quadrature phase mismathc of max. >$3.4^{\circ}$.

• 한국전자파학회논문지
• /
• 제16권2호
• /
• pp.189-193
• /
• 2005

본 논문은 MB-OFDM UWB 시스템에 적용할 수 있는 직접 변환 방식용 하향 주파수 변환기 구조를 제안한다. 제안하는 주파수 변환기 구조는 $3\~5\;GHz$ 광대역 입력 매칭을 하기 위해 일반적으로 CMOS로 구성된 트랜스컨덕턴스 회로를 사용하지 않고, 저항을 사용하였다. 하향 주파수 변환기는 $0.18\;{\mu}m$ CMOS 공정으로 구현하였으며, 측정 결과 3개의 UWB 채널에 대하여 최소 +3 dB의 주파수 변환 이득과 각각 3 dB 이하의 게인 평탄도를 보이며, 1.8 V dc Power supply에서 0.89 mA를 소비한다.

• 대한전자공학회논문지SD
• /
• 제47권3호
• /
• pp.51-57
• /
• 2010

IEEE 802.11n 기반 무선 LAN과 IEEE 802.16e 기반 Mobile WiMAX에 적용할 수 있는 이중모드 직접 변환 수신기를 $0.13\;{\mu}m$ RF CMOS 공정을 이용하여 설계하였다. 설계된 직접 변환 수신기는 2.3-2.7 GHz의 주파수 범위에서 동작을 한다. 저잡음 증폭기에 Current Steering 기술을 사용하여 전체 이득의 크기를 3 단계로 조절이 가능하게 하였다. 플리커 잡음 영향을 낮추기 위해 믹서에 Current Bleeding 기술을 사용하였다. 믹서 LO를 위한 I/Q 위상 신호 발생을 위해 주파수 2-분주회로를 포함하였다. 제작된 직접 변환 수신기는 1.4V의 공급 전원에서 LO 버퍼를 포함하여 56 mA를 사용하며, 32 dB의 전력이득과 4.8dB의 잡음지수, 그리고 +6 dBm의 출력 $P_{1dB}$를 가진다.